半導体装置

発明者： ,
出願人/特許権者： ,
代理人 (1件)：鈴江武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-003550
公開番号（公開出願番号）：特開平7-211792
出願日： 1994年01月18日
公開日（公表日）： 1995年08月11日
要約：

【要約】【目的】この発明は、カット・オフ特性を向上させるとともに、キャパシタの容量を増加させる。【構成】ワ-ド線23、SiO2 膜22,24 及びP型シリコン基板21にトレンチ25を形成し、このトレンチ25内のワ-ド線23の側面上及びP型シリコン基板21の側面上にゲ-ト絶縁膜26及びキャパシタ絶縁膜27を形成する。次に、トレンチ25内のゲ-ト絶縁膜26、キャパシタ絶縁膜27、SiO2 膜22,24 それぞれの側面上及び第2のSiO2 膜24の上面にSi膜28を堆積し、このSi膜28にチャネル領域のP型拡散層34、ソ-ス・ドレイン領域のN型拡散層35,36 、ビット線40及び電荷蓄積層36a を形成する。次に、トレンチ25内及びSi膜28の上に第4のSiO2膜37を形成し、トレンチ25内にSiの柱39を形成する。従って、カット・オフ特性を向上できるとともに、キャパシタの容量を増加できる。

請求項（抜粋）：

半導体基板と、前記半導体基板の表面上に設けられた第1の絶縁膜と、前記第1の絶縁膜の上に設けられたゲ-ト電極と、前記ゲ-ト電極及び前記第1の絶縁膜の上に設けられた第2の絶縁膜と、前記第1、第2の絶縁膜、前記ゲ-ト電極及び前記半導体基板に設けられたトレンチと、前記トレンチ内のゲ-ト電極の側面上に形成されたゲ-ト絶縁膜と、前記トレンチ内の半導体基板の側面上に形成されたキャパシタ絶縁膜と、前記キャパシタ絶縁膜、前記ゲ-ト絶縁膜及び前記第1、第2の絶縁膜それぞれの側面上に設けられ、ソ-ス・ドレイン領域、チャネル領域及びキャパシタ電極それぞれの領域が形成された導電膜と、前記導電膜の内に設けられた導電性の柱と、を具備することを特徴とする半導体装置。

IPC (3件)：

H01L 21/8242 , H01L 27/108 , H01L 29/786

FI (2件)：

H01L 27/10 325 F , H01L 29/78 311 C

引用特許：

審査官引用 (3件)

特開平4-282865
特開昭62-113467
特開平2-063152

前のページに戻る