特許

J-GLOBAL ID：200903024598083640

半導体装置およびその製造方法

発明者： 森▲崎▼ 祐輔 ,  杉田 義博 ,  入野 清
出願人/特許権者： 富士通株式会社
代理人 (1件)： 服部 毅巖
公報種別：公開公報
出願番号（国際出願番号）：特願2002-138131
公開番号（公開出願番号）：特開2003-332566
出願日： 2002年05月14日
公開日（公表日）： 2003年11月21日
要約：

【要約】【課題】 誘電特性が高く、シリコン基板との間にシリコン酸化膜が形成されることのないゲート絶縁膜を形成する。【解決手段】 MIS型の半導体装置のゲート絶縁膜3を、シリコン基板1上に形成された金属シリケートからなるシリケート膜7、およびシリケート膜7上に形成された高誘電体材料からなる高誘電体膜8の積層構造とする。これにより、高誘電体膜8を透過する気相中の酸素は、シリケート膜7によってシリコン基板1への到達が防止され、シリコン基板1表面でのシリコン酸化膜の形成が防止される。さらに、このシリケート膜7は、シリコン酸化膜よりも誘電率が高く、この上に形成される高誘電体膜8の誘電率を低下させることもないため、全体として高い誘電特性のゲート絶縁膜3を形成することができる。これにより、より高性能な半導体装置を製造することができるようになる。

請求項（抜粋）：

シリコン基板内のチャネル領域とゲート電極との間にゲート絶縁膜が形成されたMIS型の半導体装置において、シリコン基板上に形成された金属シリケートからなるシリケート膜と、前記シリケート膜上に形成された高誘電体材料からなる高誘電体膜と、を有するゲート絶縁膜が形成されていることを特徴とする半導体装置。

IPC (2件)：

H01L 29/78 ,  H01L 21/314

FI (2件)：

H01L 21/314 M ,  H01L 29/78 301 G

Fターム (37件)：

5F058BA05 ,  5F058BD01 ,  5F058BD05 ,  5F058BF02 ,  5F058BF12 ,  5F058BF17 ,  5F058BH01 ,  5F058BJ04 ,  5F140AA00 ,  5F140AA24 ,  5F140AA28 ,  5F140AA37 ,  5F140AA39 ,  5F140BA01 ,  5F140BC06 ,  5F140BD01 ,  5F140BD04 ,  5F140BD07 ,  5F140BD11 ,  5F140BD13 ,  5F140BE02 ,  5F140BE09 ,  5F140BE10 ,  5F140BE16 ,  5F140BE17 ,  5F140BF01 ,  5F140BF04 ,  5F140BG08 ,  5F140BG09 ,  5F140BG12 ,  5F140BG14 ,  5F140BG51 ,  5F140BG53 ,  5F140BK13 ,  5F140BK21 ,  5F140CB04 ,  5F140CE07