特許
J-GLOBAL ID：200903024616133146
転写薄膜回路を使用した3次元プロセッサー
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
小田島 平吉
公報種別：公表公報
出願番号（国際出願番号）：特願平7-510460
公開番号（公開出願番号）：特表平9-503622
出願日： 1994年09月29日
公開日（公表日）： 1997年04月08日
要約：
【要約】マイクロプロセッサーが種々の層において構成される多層構造が、作製され、構造の各回路層を分離する絶縁層を通して垂直に相互接続される。各回路層は、分離ウェーハ又は薄膜材料において作製され、その後、層状構造へ転写され、相互接続される。
請求項（抜粋）：
半導体材料において形成された第1回路層であり、データ処理動作を制御するために第1回路層においてコントローラを有する第1回路層と、半導体材料において形成された第2回路層であり、コントローラと接続され、かつコントローラによって制御される第2回路層における論理ユニットを有する第2回路層と、第1回路層と第2回路層の間に位置付けられ、それらを固着する接着層であり、コントローラと論理ユニットの間に制御信号を導くために、第1回路層と第2回路層の間の相互接続部を有する接着層とを具備するデータ処理デバイス。
IPC (4件)：
H01L 27/04
, H01L 21/822
, H01L 27/00 301
, H01L 27/10 461
H01L 27/04 A
, H01L 27/00 301 B
, H01L 27/10 461
