特許

J-GLOBAL ID：200903024617836116

液晶表示装置の製造方法

発明者： 辻 真樹
出願人/特許権者： カシオ計算機株式会社
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-074710
公開番号（公開出願番号）：特開平6-289411
出願日： 1993年03月31日
公開日（公表日）： 1994年10月18日
要約：

【要約】【目的】 基板の余白部を分断したときに発生する静電気の影響を緩和して製造の歩留まりを向上させることができる液晶表示装置の製造方法を提供する。【構成】 液晶表示素子とその駆動用のドライバーとで構成される液晶表示装置を製造する方法において、液晶表示素子を構成する一対の基板11,21が、最終的に分断される余白部B1 ,B2 を有し、一方の基板11には駆動信号印加用の複数の端子14aが配列形成され、前記余白部B1 に前記端子を互いに電気的に導通させる短絡路18が形成されていて、ドライバーの接続に際し、まず前記端子14aの配列形成部に対向する側の基板21の余白部B2 を分断してその配列形成部を露出させ、次にその露出させた端子14aの配列形成部にドライバー35を接続し、このドライバー35の接続後に、前記端子14aが形成されている側の基板11の余白部B1 を分断して前記短絡路18による各端子14a相互の電気的な導通を遮断する。

請求項（抜粋）：

液晶表示素子とその駆動用のドライバーとで構成される液晶表示装置を製造する方法において、素子領域の周囲に最終的に分断除去される余白部を有する一対の透明基板を備え、その少なくとも一方の透明基板の素子領域内の縁部に、駆動信号印加用の複数の端子が配列形成されているとともに、その素子領域の外側の前記余白部に前記各端子を互いに電気的に導通させる短絡路が形成され、前記一対の透明基板が、前記端子の配列形成部の内側の液晶封入領域を囲む枠状のシール材により接合されている液晶表示素子を構成し、この液晶表示素子における前記端子の配列形成部に対向する側の透明基板の余白部を分断してその配列形成部を露出させ、次にその露出させた端子の配列形成部にドライバーを接続し、このドライバーの接続後に、前記端子が形成されている側の透明基板の余白部を分断して前記短絡路による各端子相互の電気的な導通を遮断することを特徴とする液晶表示装置の製造方法。