特許

J-GLOBAL ID：200903024630003840

半導体集積回路

発明者： 西巻 秀克 ,  大林 正幸
出願人/特許権者： 株式会社ルネサステクノロジ
代理人 (3件)： 吉田 茂明 ,  吉竹 英俊 ,  有田 貴弘
公報種別：公開公報
出願番号（国際出願番号）：特願2005-262203
公開番号（公開出願番号）：特開2007-073885
出願日： 2005年09月09日
公開日（公表日）： 2007年03月22日
要約：

【課題】複数の基本セルから構成され、集積度を損ねることなく複数種の電源供給が可能な半導体集積回路を得る。【解決手段】SOI基板に設けられた基本セル1において、PMOSトランジスタが形成されるNウェル領域8内の一部にはN型拡散領域12が形成され、N型拡散領域12上に電気的に接続してVDD用電源配線11が形成される。NMOSトランジスタが形成されるPウェル領域9内の一部にはP型拡散領域17が形成され、P型拡散領域17上に電気的に接続してGND用電源配線16が形成される。VDD用電源配線11及びGND用電源配線16は、基本セル1のセル境界10に接することなく所定距離を隔ててセル内に設けられる。N型拡散領域12及びP型拡散領域17はPMOSトランジスタ及びNMOSトランジスタのバックゲート電位設定用に設けられたボディコンタクト領域に相当する。【選択図】図1

請求項（抜粋）：

半導体基板、埋込み絶縁膜及びSOI層からなるSOI基板上に形成される半導体集積回路であって、 前記半導体集積回路は複数の基本セルを含み、 前記複数の基本セルはそれぞれ、 前記SOI基板に設けられた素子形成領域と、 前記素子形成領域内に形成される少なくとも一つの半導体素子と、 前記少なくとも一つの半導体素子の所定の領域に電気的に接続される電位設定用領域と、 前記電位設定用領域上に電気的に接続して設けられるセル内電源配線とを備え、前記セル内電源配線は基本セル内にはみ出すことなく形成される、 半導体集積回路。

IPC (4件)：

H01L 21/82 ,  H01L 21/822 ,  H01L 27/04 ,  H01L 29/786

FI (7件)：

H01L21/82 B ,  H01L21/82 D ,  H01L21/82 L ,  H01L27/04 A ,  H01L27/04 D ,  H01L29/78 613A ,  H01L29/78 626B

Fターム (37件)：

5F038CA02 ,  5F038CA03 ,  5F038CA05 ,  5F038CA06 ,  5F038CA17 ,  5F038CD02 ,  5F038CD04 ,  5F038DF01 ,  5F038EZ06 ,  5F038EZ08 ,  5F038EZ20 ,  5F064AA05 ,  5F064CC12 ,  5F064DD02 ,  5F064DD05 ,  5F064DD15 ,  5F064DD19 ,  5F064DD24 ,  5F064EE02 ,  5F064EE08 ,  5F064EE17 ,  5F064EE18 ,  5F064EE23 ,  5F064EE26 ,  5F064EE27 ,  5F064EE52 ,  5F110AA04 ,  5F110AA09 ,  5F110AA15 ,  5F110BB04 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110GG02 ,  5F110GG12 ,  5F110GG60 ,  5F110NN62

引用特許：

出願人引用 (1件)

• 複数電源用スタンダードセル、自動配置配線用スタンダードセルライブラリ、電源配線方法及び半導体集積装置
  公報種別：公開公報   出願番号：特願2002-177054   出願人：松下電器産業株式会社