特許
J-GLOBAL ID：200903024639601490
時間測定システム及びその時間測定方法
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-228932
公開番号（公開出願番号）：特開平10-073681
出願日： 1996年08月29日
公開日（公表日）： 1998年03月17日
要約：
【要約】【課題】システムクロックより短い時間をより小さな回路規模で測定可能とする時間測定システムを提供することにある。【解決手段】カウンタの停止信号ラインに各々必要な分解能を持たせるための遅延素子を持ち、各々シフトレジスタを持ち、測定時間をカウント値として求め且つ変動する分解能数を求めるためのデータを生成するカウンタをパイプライン化した高速カウンタ部2と、高速カウンタ部2からのカウント値を加算し、分解能数により加算する回数を制御し、カウント値の総和を求める加算器3と、高速カウンタ部2からの分解能数を求めるためのデータより分解能数を求め、加算器3に対し加算する回数を制御するための信号を生成し、加算器3からのカウント値の総和を分解能数で割算し時間換算する制御部4とを有する時間測定システム。
請求項（抜粋）：
測定開始信号及び測定終了信号により制御される高速カウンタ部と、前記高速カウンタ部に用いられるクロック信号と該高速カウンタ部の出力を用いて前記クロック信号の計数値の総和を出力する加算部と、該加算部により求められた総和出力から分解能データを出力する制御部とを有し、前記加算部からの総和出力と前記制御部からの分解能データとを用いて、測定開始から測定終了までの時間を算出する機能を有する時間測定システムにおいて、前記高速カウンタ部は高周波パルス発生回路と、少なくとも1つ以上の複数ビットカウンタを有する複数の第1のカウンタを備えた複数ビットカウンタ部と、複数の1ビットカウンタを有する複数の第2のカウンタと前記加算部からの出力で制御されて前記第2のカウンタの計数値に+1を加える第1の補正回路と、前記加算部からの出力で制御されて前記第2のカウンタの計数値が所定の時に該計数値に+2を加える第2の補正回路とを含む第1の1ビットカウンタ部と、複数の1ビットカウンタで分解能数をカウントする複数の第3のカウンタを含む第2の1ビットカウンタ部とを有することを特徴とする時間測定システム。
IPC (2件)：
FI (2件)：
G04F 10/04 Z
, H03K 21/10
