特許
J-GLOBAL ID：200903024715062048
シミュレーション装置
発明者：
出願人/特許権者：
代理人 (1件)：
高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平4-121900
公開番号（公開出願番号）：特開平5-312906
出願日： 1992年05月14日
公開日（公表日）： 1993年11月26日
要約：
【要約】【目的】 シミュレーション対象の論理回路図上にタイミング検証結果を重ね合せた態様で表示することを可能とする。【構成】 シミュレーション対象の論理回路から得たネットリストをネットリスト格納ファイルF1から、またテストパターン格納ファイルF2からテストパターンを夫々中央処理部1に読み出し、該中央処理部1においてタイミング検証を行った後、シミュレーション対象である論理回路上にタイミング検証結果を重ねた状態で表示部2に表示する。
請求項（抜粋）：
シミュレーション対象の論理回路の接続情報に基づき作成したネットリストと、テストパターンとに基づきタイミング検証のための論理シミュレーションを行う中央処理部と、シミュレーション対象の論理回路図及びこれにタイミング検証結果を合わせた態様で表示する表示部とを具備することを特徴とするシミュレーション装置。
IPC (2件)：
G01R 31/28
, G06F 15/60 360
