特許

J-GLOBAL ID：200903024716414975

半導体装置、記憶装置及び半導体装置の製造方法

発明者： 重松 伸明
出願人/特許権者： 東京エレクトロン株式会社
代理人 (1件)： 木村 満 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-139147
公開番号（公開出願番号）：特開2000-332218
出願日： 1999年05月19日
公開日（公表日）： 2000年11月30日
要約：

【要約】【課題】 半導体装置におけるジャンクションリークを抑える。【解決手段】 メモリセルのスイッチを構成するトランジスタ13の拡散層領域131と容量15の一方の電極を構成するストレージノード151を酸素を含有する薄い酸素含有層151aと酸素を含有していない酸素非含有層151bとから形成する。ストレージノード151の形成後の熱処理工程で、ストレージノード151中のN型不純物の拡散が酸素含有層151a中の酸素により抑制され、ジャンクションリークが防止される。

請求項（抜粋）：

半導体基板と、前記半導体基板の表面領域に形成された不純物拡散領域と、前記半導体基板に形成され、前記不純物拡散領域に至るコンタクトホールを備える絶縁層と、前記コンタクトホール内の前記不純物拡散領域上に形成され、酸素を含む第1の不純物半導体層と、前記コンタクトホール内の前記第1の不純物半導体層の上に形成された第2の不純物半導体層と、を備えることを特徴とする半導体装置。

IPC (4件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 21/205 ,  H01L 21/285

FI (3件)：

H01L 27/10 621 B ,  H01L 21/205 ,  H01L 21/285 C

Fターム (42件)：

4M104AA01 ,  4M104BB01 ,  4M104BB39 ,  4M104BB40 ,  4M104CC01 ,  4M104CC05 ,  4M104DD16 ,  4M104DD19 ,  4M104DD45 ,  4M104DD79 ,  4M104EE12 ,  4M104EE15 ,  4M104FF13 ,  4M104FF16 ,  4M104FF22 ,  4M104GG16 ,  4M104HH10 ,  5F045AA06 ,  5F045AB04 ,  5F045AC01 ,  5F045AC11 ,  5F045AC19 ,  5F045AD09 ,  5F045AD10 ,  5F045AE21 ,  5F045AF03 ,  5F045BB16 ,  5F045DA52 ,  5F045DA66 ,  5F045DP19 ,  5F083AD42 ,  5F083AD48 ,  5F083AD49 ,  5F083GA02 ,  5F083GA25 ,  5F083JA19 ,  5F083JA32 ,  5F083JA56 ,  5F083MA05 ,  5F083MA17 ,  5F083PR21 ,  5F083PR33