特許
J-GLOBAL ID:200903024739412775

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 京本 直樹 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平4-044283
公開番号(公開出願番号):特開平5-243219
出願日: 1992年03月02日
公開日(公表日): 1993年09月21日
要約:
【要約】【目的】微細金配線の相互間に埋込んで設ける絶縁膜との接着性を向上させ、配線の断線事故を防止する。【構成】酸化シリコン膜6に設けた配線形成用の溝を含む表面にチタンタングステン膜7を被着した後、異方性エッチングにより溝内の酸化シリコン膜6の側壁にのみチタンタングステン膜7を残し、溝の底部に設けた金膜4の上に金膜8をめっきして溝内を充填し、配線を形成する。【効果】金配線と酸化シリコン膜との間に高融点金属膜を介在させて接着性を向上させ、通電によるエレクトロマイグレーション現象を抑制し、金配線の信頼性を向上させる。
請求項(抜粋):
半導体基板上に設けた絶縁膜の上に第1の金属膜を堆積し前記第1の金属膜の上に配線形成用のパターンを有するフォトレジスト膜を選択的に設ける工程と、前記フォトレジスト膜をマスクとして前記第1の金属膜をエッチングし除去する工程と、前記第1の金属膜及びフォトレジスト膜をマスクとして前記絶縁膜上に酸化シリコン膜を選択成長させる工程と、前記フォトレジスト膜を除去して配線形成用の溝を設けた後前記酸化シリコン膜の側壁に酸化シリコン膜に対して接着性の良い第2の金属膜を形成する工程と、前記第1の金属膜の表面に金膜をめっきして前記溝内を充填し配線を形成する工程とを含むことを特徴とする半導体装置の製造方法。
FI (2件):
H01L 21/88 D ,  H01L 21/88 Q
引用特許:
審査官引用 (2件)
  • 特開昭61-168934
  • 特開昭62-073631

前のページに戻る