半導体装置の製造方法

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-040221
公開番号（公開出願番号）：特開平8-236473
出願日： 1995年02月28日
公開日（公表日）： 1996年09月13日
要約：

【要約】 (修正有)【目的】DRAM等の半導体記憶装置におけるメモリセル内の配線用のコンタクト孔を自己整合的に信頼性高く形成する。【構成】半導体基板の表面にMOSトランジスタを含む半導体素子間を分離する素子分離絶縁膜を形成する工程と、MOSトランジスタのゲート電極の上面に第1の絶縁膜を形成する工程と、ゲート電極の側面にスペーサーとなる第2の絶縁膜を形成する工程と、隣接するゲート電極の上面の第1の絶縁膜をエッチングマスクとして隣接するゲート電極間に存する第2の絶縁膜をドライエッチングで除去する工程と、隣接するゲート電極の側面に膜厚が第2の絶縁膜より薄い第3の絶縁膜を形成し、拡散層上に自己整合型のコンタクト孔を形成する工程とを含む。

請求項（抜粋）：

多層配線構造を有する半導体装置の製造方法において、半導体基板の表面に絶縁ゲート電界効果トランジスタを含む半導体素子間を分離する素子分離絶縁膜を形成する工程と、前記絶縁ゲート電界効果トランジスタのゲート電極の上面に前記ゲート電極を保護する第1の絶縁膜を形成する工程と、前記絶縁ゲート電界効果トランジスタのソース・ドレインとなる拡散層を形成する工程と、前記ゲート電極の側面にスペーサーとなる第2の絶縁膜を形成する工程と、全面に層間絶縁膜を堆積した後、所定のレジストマスクのパターンを用いてコンタクト孔を開口する際に、前記レジストマスクをエッチングマスクとして前記層間絶縁膜をドライエッチングする工程と、隣接する前記ゲート電極の上面の第1の絶縁膜をエッチングマスクとして前記隣接するゲート電極間に存する前記第2の絶縁膜をドライエッチングで除去する工程と、前記レジストマスクを除去した後、前記第2の絶縁膜を除去した前記隣接するゲート電極の側面に膜厚が前記第2の絶縁膜より薄い第3の絶縁膜を形成し、前記隣接するゲート電極のパターンにセルフアラインに前記拡散層にコンタクト孔を形成する工程とを含むことを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 21/28 , H01L 21/3065 , H01L 21/768 , H01L 27/108 , H01L 21/8242

FI (6件)：

H01L 21/28 L , H01L 21/28 F , H01L 21/302 E , H01L 21/302 F , H01L 21/90 C , H01L 27/10 681 B

前のページに戻る