特許

J-GLOBAL ID：200903024767403307

半導体集積回路

発明者： 平田 昭夫 ,  山本 裕雄
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 前田 弘 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-231353
公開番号（公開出願番号）：特開2003-046087
出願日： 2001年07月31日
公開日（公表日）： 2003年02月14日
要約：

【要約】【課題】 面積の増加を抑え、半導体集積回路中のMOSFETのボディ電位を固定することにより、動作の速度及び信頼性を向上させた半導体集積回路を提供する。【解決手段】 半導体集積回路は、SOI基板上に設けられ、基板上に形成されたゲート電極1,n型不純物を含むソース・ドレイン領域2,及び基板内のゲート電極の下方に設けられたp型不純物を含むボディ領域9を有する複数のMOSFETと、ボディコンタクト8と、各MOSFETのボディ領域間に介設された低濃度p型領域6と、基板内の低濃度p型領域6とボディコンタクト8との間に介設された接続領域7とを有している。ボディ領域9の電位はボディコンタクト8に接続されて固定されるので、動作速度が向上する。また、複数のボディ領域に対して1つのボディコンタクトを設けているため、面積の増加を抑制できる。

請求項（抜粋）：

絶縁層の上に半導体層を設けてなるSOI基板と、上記半導体層上に設けられたゲート電極と、上記半導体層内のゲート電極の下方に設けられた第1導電型のボディ領域と、上記半導体層のうちゲート電極の両側方に設けられた第2導電型のソース・ドレイン領域とを有する複数のトランジスタと、上記半導体層内で上記複数のトランジスタのボディ領域間に介設された第1導電型の中間領域と、上記半導体層に設けられ、上記複数のトランジスタのうちいずれか一方のトランジスタのボディ領域につながるボディ領域の電位を固定するためのボディコンタクト領域とを有している半導体集積回路。

IPC (5件)：

H01L 29/786 ,  H01L 21/8244 ,  H01L 21/8246 ,  H01L 27/11 ,  H01L 27/112

FI (4件)：

H01L 29/78 626 B ,  H01L 29/78 613 B ,  H01L 27/10 433 ,  H01L 27/10 381

Fターム (30件)：

5F083BS02 ,  5F083BS27 ,  5F083CR01 ,  5F083CR03 ,  5F083HA02 ,  5F083LA12 ,  5F083LA16 ,  5F083LA17 ,  5F083LA18 ,  5F083NA01 ,  5F110AA04 ,  5F110AA15 ,  5F110BB05 ,  5F110BB07 ,  5F110BB08 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110EE09 ,  5F110EE24 ,  5F110FF02 ,  5F110FF23 ,  5F110GG02 ,  5F110GG12 ,  5F110GG60 ,  5F110HJ01 ,  5F110HJ13 ,  5F110NN62 ,  5F110QQ11 ,  5F110QQ19