特許
J-GLOBAL ID：200903024805118565
電流検出回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-008853
公開番号（公開出願番号）：特開平5-196660
出願日： 1992年01月22日
公開日（公表日）： 1993年08月06日
要約：
【要約】【目的】 基準電流を生成する電流検出回路において、回路素子数を削減し、消費電流を低減する。【構成】 本発明の電流検出回路は、NPNトランジスタ1および4〜6と、PNPトランジスタ2および3と、抵抗7とを備えて構成される。
請求項（抜粋）：
コレクタとベースが連結されて被検出電流の入力端子に接続され、エミッタが接地電位に接続される第1のNPNトランジスタと、ベースが前記第1のNPNトランジスタのベースに接続され、エミッタが抵抗を介して接地電位に接続される第2のNPNトランジスタと、ベースが前記第1のNPNトランジスタのベースに接続され、エミッタが接地電位に接続される第3のNPNトランジスタと、コレクタが電流検出用の出力端子に接続され、ベースが前記第3のNPNトランジスタのコレクタに接続されて、エミッタが接地電位に接続される第4のNPNトランジスタと、エミッタが高電位電源に接続され、ベースとコレクタが連結されて前記第2のNPNトランジスタのコレクタに接続される第1のPNPトランジスタと、エミッタが高電位電源に接続され、ベースが前記第1のPNPトランジスタのベースに接続されて、コレクタが前記第3のNPNトランジスタのコレクタに接続される第2のPNPトランジスタと、を備えることを特徴とする電流検出回路。
IPC (4件)：
G01R 19/165
, G01R 19/00
, G05F 3/30
, H03F 3/343
