特許

J-GLOBAL ID：200903024815952598

半導体集積回路

発明者： 吉田 雅子 ,  大脇 幸人 ,  高島 大三郎
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-111501
公開番号（公開出願番号）：特開平9-298299
出願日： 1996年05月02日
公開日（公表日）： 1997年11月18日
要約：

【要約】【課題】 消費電流を増加させることなく、回路動作を高速化できる。【解決手段】 pMOSトランジスタとnMOSトランジスタとを直列接続したインバータにおいて、各々のトランジスタのゲート酸化膜をSiO2 とSiNの積層構造とし、各々のトランジスタのしきい値を、ONする時にはしきい値が低く、ONして電流が流れた後に所定の時定数τ1を経てしきい値が高くなり、OFFした後に所定の時定数τ2が経過するとしきい値が元の低い値に戻るように制御した。

請求項（抜粋）：

MOSFETで構成される論理ゲートを有する半導体集積回路において、前記MOSFETは電子又はホールをトラップする手段を含むものであり、前記MOSFETのゲートがONする時にはしきい値が低く、ONして電流が流れた後に所定の時定数τ1を経てしきい値が高くなり、OFFした後に所定の時定数τ2が経過するとしきい値が元の低い値に戻ることを特徴とする半導体集積回路。

IPC (7件)：

H01L 29/78 ,  H01L 21/8234 ,  H01L 27/088 ,  H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (4件)：

H01L 29/78 301 G ,  H01L 27/08 102 C ,  H01L 27/10 434 ,  H01L 29/78 371

引用特許：

審査官引用 (3件)

• 特開平4-134866
  
• MOS電界効果型トランジスタ及びその製造方法、並びにそのMOS電界効果型トランジスタを用いた半導体装置
  公報種別：公開公報   出願番号：特願平5-027462   出願人：新日本製鐵株式会社
• 特開昭52-006088