特許

J-GLOBAL ID：200903024823725681

半導体装置およびその製造方法

発明者： 石地 弘樹 ,  南山 芳彦
出願人/特許権者： シャープ株式会社
代理人 (1件)： 山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願2002-024784
公開番号（公開出願番号）：特開2003-229573
出願日： 2002年01月31日
公開日（公表日）： 2003年08月15日
要約：

【要約】【課題】 アクティブマトリクス基板に用いられる半導体装置の画素開口率を維持しつつ、アクティブマトリクス基板の下方からTFTの方向に入射される光を低減する。【解決手段】 下部遮光膜22と半導体膜25の間に、下部遮光膜22の周縁部の外側に沿って所定の間隔をあけた位置に該当する位置に、遮光層24を設けた。この遮光層24が設けられていることによって、必要以上に下部遮光膜22を大きく設けることなく、半導体装置の画素開口率を維持しつつ、基板の下方から照射される光を遮光して、TFTを構成するチャネル領域における光リークの発生を抑制することができる。

請求項（抜粋）：

透明絶縁基板上に設けられた絶縁膜上に形成され、薄膜トランジスタのソース領域及びチャネル領域及びドレイン領域となる島状の半導体膜と、該透明絶縁基板と該絶縁膜との間に形成された下部遮光膜と、該半導体膜上に形成された層間絶縁膜と、該層間絶縁膜に形成されたコンタクトホールを介して、該半導体膜のソース領域及びドレイン領域にそれぞれ接続されるように、該層間絶縁膜上に設けられており、それぞれが前記チャネル領域のチャネル方向と直交する方向に延びるソース電極及びドレイン電極と、該ソース電極及びドレイン電極上に形成された絶縁層と、該絶縁層上に設けられた上部遮光膜と、を備えた半導体装置であって、該下部遮光膜と該半導体膜の間に、該下部遮光膜の周縁部の外側に沿って所定の間隔をあけた位置に、遮光層が設けられていることを特徴とする半導体装置。

IPC (3件)：

H01L 29/786 ,  G02F 1/1335 500 ,  G02F 1/1368

FI (3件)：

G02F 1/1335 500 ,  G02F 1/1368 ,  H01L 29/78 619 B

Fターム (47件)：

2H091FA34Y ,  2H091FB08 ,  2H091FC02 ,  2H091FD06 ,  2H091FD22 ,  2H091GA11 ,  2H091LA03 ,  2H091LA17 ,  2H091LA30 ,  2H092JA24 ,  2H092JB51 ,  2H092JB56 ,  2H092KA04 ,  2H092NA01 ,  2H092NA11 ,  2H092NA22 ,  2H092PA09 ,  5F110AA21 ,  5F110BB01 ,  5F110CC02 ,  5F110DD02 ,  5F110DD03 ,  5F110DD13 ,  5F110DD17 ,  5F110FF02 ,  5F110FF22 ,  5F110FF29 ,  5F110GG02 ,  5F110GG03 ,  5F110GG04 ,  5F110GG12 ,  5F110GG13 ,  5F110GG15 ,  5F110GG25 ,  5F110GG52 ,  5F110HJ13 ,  5F110HL03 ,  5F110NN03 ,  5F110NN42 ,  5F110NN46 ,  5F110NN54 ,  5F110NN55 ,  5F110PP01 ,  5F110PP03 ,  5F110QQ11 ,  5F110QQ19 ,  5F110QQ21