特許

J-GLOBAL ID：200903024830218213

半導体不揮発性メモリ装置の製造方法

発明者： 阿部 修也
出願人/特許権者： 株式会社リコー
代理人 (1件)： 鳥居 洋
公報種別：公開公報
出願番号（国際出願番号）：特願平7-336812
公開番号（公開出願番号）：特開平9-181281
出願日： 1995年12月25日
公開日（公表日）： 1997年07月11日
要約：

【要約】【課題】 この発明は、フィールド酸化膜厚を必要以上に厚くする必要が無く、高信頼性且つ高歩留まりの半導体不揮発性メモリ装置の製造方法を提供することを目的とする。【解決手段】 フィールド酸化膜2が形成された半導体基板1上にフローティングゲートとなる第1ポリシリコン膜4を成膜する工程と、第1ポリシリコン膜4上にストライプ形状の酸化マスク8を形成する工程と、酸化マスク8による選択酸化法にて厚い酸化膜2cを形成し第1ポリシリコン膜4を分離する工程と、第1ポリシリコン膜4上にONO膜5を介してコントロールゲートとなる第2ポリシリコン膜6を成膜する工程と、第1ポリシリコン膜4を分離した方向とほぼ垂直のストライプ形状にエッチングのマスクを形成する工程と、このマスクにより第2ポリシリコン膜6、ONO膜5、第1ポリシリコン膜4をエッチングにてパターニングする工程と、を具備した。

請求項（抜粋）：

半導体基板上に素子分離のためのフィールド酸化膜を形成する工程と、フローティングゲートとなる第1ポリシリコン膜を成膜する工程と、この第1ポリシリコン膜上にストライプ形状の酸化マスクを形成する工程と、この酸化マスクによる選択酸化法にて第1ポリシリコン膜を膜厚方向に酸化し、ストライプ形状に分離する工程と、分離した前記第1ポリシリコン膜上に絶縁膜を介してコントロールゲートとなる第2ポリシリコン膜を成膜する工程と、第1ポリシリコン膜を分離した方向とほぼ垂直のストライプ形状にエッチングのマスクを形成する工程と、このマスクにより第2ポリシリコン膜、第1及び第2ポリシリコン膜間の絶縁膜、第1ポリシリコン膜をエッチングにてパターニングする工程と、を具備したことを特徴とする半導体不揮発性メモリ装置の製造方法。

IPC (4件)：

H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (2件)：

H01L 27/10 434 ,  H01L 29/78 371