特許
J-GLOBAL ID：200903024865024950
入出力データ交換方式
発明者：
出願人/特許権者：
,
代理人 (1件)：
大菅 義之
公報種別：公開公報
出願番号（国際出願番号）：特願平5-006481
公開番号（公開出願番号）：特開平6-214620
出願日： 1993年01月19日
公開日（公表日）： 1994年08月05日
要約：
【要約】 (修正有)【目的】OSが資源を有効に活用でき且つ決められた伝送最大データ数に制約されることなくデータの入出力ができる入出力データ交換方式を実現する。【構成】OS105は、出力データをI/Oメモリ102からI/Oイメージ領域103-Cへ転送する。フラグ106がオフなら送信バッファ103-Sの更新を行わず、オンなら更新する。転送ポインタ107は今回読み出す受信バッファアの先頭アドレス、書込ポインタ108は今回書き込む受信バッファの先頭アドレス、編集ポインタ109は異常時にデータ編集する受信バッファの先頭アドレスをそれぞれ格納する。データ交換テーブル110はI/O装置番号に対応するデータ用相対アドレスを格納する。入出力データは、選択された先頭アドレスに相対アドレスを加算したアドレスで入出力される。今回の伝送結果部が全て正常であれば、転送ポインタ107と書込ポインタ108の先頭アドレスを交換する。
請求項（抜粋）：
入出力データを演算する中央制御部とそれぞれ装置番号を有する複数のI/O部とをシリアル伝送バスにより接続して構成されるプログラマブルコントローラの入出力データ交換方式において、前記演算される入出力データを格納するI/Oメモリと、該I/Oメモリと前記複数のI/O部間における入出力データの伝送を前記シリアル伝送バスを介して仲介するシリアル伝送インタフェース回路と、該シリアル伝送インタフェース回路と前記I/Oメモリ間に接続され、前記シリアル伝送インタフェース回路を介して前記I/Oメモリと前記複数のI/O部間において行われる入出力データの伝送結果が全て正常であるか否かを示す総括伝送結果及び前記複数のI/O部からの入力データを格納する3個の受信バッファと、前記複数のI/O部からの入力データを前記I/Oメモリにより読み出される前記受信バッファの先頭アドレスを示す第1のポインタと、前記複数のI/O部からの入力データを前記シリアル伝送インタフェース回路により書き込まれる前記受信バッファの先頭アドレスを示す第2のポインタと、前記総括伝送結果が異常であったとき前記複数のI/O部の入力データを編集する前記受信バッファの先頭アドレスを示す第3のポインタと、前記複数のI/O部に対応する前記受信バッファの相対アドレス及び前記I/Oメモリの相対アドレス並びに入出力データ容量を記憶するI/Oデータ交換テーブルと、前記シリアル伝送インタフェース回路に接続され、前記I/Oメモリの出力データを前記シリアル伝送インタフェース回路に出力する送信バッファと、該送信バッファにより出力されるべき出力データを一時的に格納する出力イメージ領域と、前記出力イメージ領域に格納された出力データが前記送信バッファへ出力されたか否かを示すフラグ領域と、を備えたことを特徴とする入出力データ交換方式。
引用特許：
前のページに戻る
