特許
J-GLOBAL ID：200903024866592090
絶縁ゲート素子の駆動回路
発明者：
出願人/特許権者：
代理人 (1件)：
山口 巖
公報種別：公開公報
出願番号（国際出願番号）：特願平4-253342
公開番号（公開出願番号）：特開平5-218836
出願日： 1988年05月27日
公開日（公表日）： 1993年08月27日
要約：
【要約】【目的】負荷短絡時に主絶縁ゲート素子に流れる過電流を抑制して破壊に至るまでの時間を長くする機能を備えた駆動回路とする。【構成】IGBT1に流れる過電流に対応する電流を補助IGBT21のエミッタを介して電流検出抵抗31によって検出し、この電流検出抵抗31の検出電圧により保護トランジスタ5をオンとしてコレクタ電位を低下させ、保護トランジスタ5のコレクタに接続されたIGBT1のゲート電位をさげることにより過電流を抑制する。
請求項（抜粋）：
制御用端子と第1および第2の主端子とを備え、前記制御用端子と第1の主端子との間に駆動電圧を加えると、前記第1および第2の主端子間が導通状態となり、前記駆動電圧を断つと前記主端子間が阻止状態となる絶縁ゲート素子の駆動回路において、 少なくとも前記主端子間に流れる主電流に対応する電流を検出する電流検出手段と、前記制御用端子と第1の主端子との間に前記駆動電圧を阻止する極性に設けられ、かつ前記駆動電圧よりも低いツエナ電圧を有するツエナダイオードと前記駆動電圧を順方向とする補助トランジスタとの直列回路が前記制御用端子と第1の主端子との間に接続され、前記電流検出手段の検出出力を前記補助トランジスタの駆動用端子に加え、前記主端子間の主電流が所定値を越えたとき前記補助トランジスタがオンするように構成してなることを特徴とする絶縁ゲート素子の駆動回路。
IPC (3件)：
H03K 17/56
, H02M 1/00
, H03K 17/08
