特許
J-GLOBAL ID：200903024877462953
縦型パワー半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (4件)：
大岩 増雄
, 児玉 俊英
, 竹中 岑生
, 村上 啓吾
公報種別：公開公報
出願番号（国際出願番号）：特願2002-230227
公開番号（公開出願番号）：特開2004-071887
出願日： 2002年08月07日
公開日（公表日）： 2004年03月04日
要約：
【課題】半導体基板の薄型化によりオン抵抗の低減を図り、且つ新たな装置開発を必要としない縦型パワー半導体装置の製造方法を提案する。【解決手段】半導体基板10に想定された複数の各能動素子領域のそれぞれにp型シリコン層3、n+型シリコン層4、ゲート電極6及びソース電極7を形成した後に、シリコン基板10を主面10c側より80〜100μmになるまで削って主面10bを形成し、この主面10b上にドレイン電極を形成した後、導電性接着シート21を介して導電性樹脂基板22を接合し、この状態でウエハテストを行う。この方法によれば、ウエハテストやその後のアセンブリ工程において薄いシリコン基板10の割れを防ぐことができ、従来装置をそのまま使用できる。また、製造されたD-MOSFET30は、シリコン基板10の厚みL2が従来に比べて非常に薄いことからオン抵抗が大幅に低減される。【選択図】 図2
請求項（抜粋）：
相対向する第1主面と第2主面を有する半導体基板を準備する工程、前記半導体基板に複数の能動素子領域を想定しこの各能動素子領域のそれぞれについて前記第1主面から前記半導体基板内に第1不純物領域を形成しまたこの各第1不純物領域内にそれぞれ第2不純物領域を形成する工程、および前記複数の能動素子領域のそれぞれについて前記第1不純物領域に絶縁膜を介して対向する制御電極を前記第1主面上に形成しまた少なくとも前記第2不純物領域に接合する第1主電極を前記第1主面上に形成する工程を含んだ縦型パワー半導体装置の製造方法であって、前記各能動素子領域のそれぞれに前記第1不純物領域と第2不純物領域と制御電極と第1主電極を形成した後に、さらに、前記半導体基板を前記第2主面側より所定の厚みになるまで削り前記第1主面と対向する第3主面を形成する工程と、前記第3主面上に第2主電極層を形成しこの第2主電極層上に導電性接着材を介して導電性樹脂基板を接合する工程と、前記導電性樹脂基板を前記第2主電極層上に接合した状態で前記第1主面側から前記第3主面に達する切れ目を形成し各能動素子領域を分離する工程と、前記導電性樹脂基板を前記第2主電極層上に接合した状態で前記各能動素子領域のそれぞれの電気特性テストを行い各能動素子領域の良否判定を行う工程とを含むことを特徴とする縦型パワー半導体装置の製造方法。
IPC (1件)：
FI (1件)：
前のページに戻る
