特許
J-GLOBAL ID：200903024880774737
半導体装置およびその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-106599
公開番号（公開出願番号）：特開平8-306893
出願日： 1995年04月28日
公開日（公表日）： 1996年11月22日
要約：
【要約】【目的】 同一なチップ内でNチャネルおよびPチャネルの両チャネルが高い耐圧特性を有する高耐圧MOSトランジスタを実現でき得るデバイス構造およびその製造方法を提供すること。【構成】 Nch型L-DMOS101 とPch型L-DMOS102 と論理部103 から成る高耐圧MOS型素子構造を有する半導体装置であり、Nch型L-DMOS101 は、N型ドリフト領域12、Pウエル19、P型高濃度拡散層20、ソース拡散層21、ドレイン拡散層22、ソースコンタクト14、ドレインコンタクト16、ソース電極配線15、ドレイン電極17、ゲート電極18の各主要素から成り、SOI領域であるN型ドリフト領域12に形成されたこのNch型L-DMOS101 のソース電極14と、領域11とを電気的に導通して同電位になるように構成する。
請求項（抜粋）：
第1の半導体基板と第2の半導体基板が多結晶または非晶質な半導体を介して接合された接合ウエハであって、前記第1半導体基板の接合面側には凹部が形成され、前記凹部には第1の絶縁膜が形成され、前記第2半導体基板の接合面には全面に第2の絶縁膜が形成されており、前記第1半導体基板は当該接合面から所定の厚さになるように鏡面研磨されデバイス形成用主面が形成された接合ウエハを用い、前記凹部の端部には前記凹部に形成された第1の酸化膜に到る第1のトレンチが形成され、前記凹部を取り囲み第2の酸化膜に到る第2のトレンチが形成され、前記第1トレンチおよび前記第2トレンチの表面には絶縁膜が形成されて成り、前記第1トレンチと前記第2トレンチとで囲まれた領域と、前記凹部の下の多結晶または非晶質半導体とが互いに電気的に導通されて成り、前記第1のトレンチと前記凹部に形成された前記第1酸化膜で囲まれたSOI領域にはMOS型の高耐圧素子が形成され、前記高耐圧素子のソース電極と、前記第1トレンチと前記第2トレンチとで囲まれた領域とが、配線により接続され互いに電気的に導通して同電位であることを特徴とする半導体装置。
IPC (4件)：
H01L 27/12
, H01L 21/762
, H01L 27/08 331
, H01L 29/861
H01L 27/12 F
, H01L 27/12 B
, H01L 27/08 331 E
, H01L 21/76 D
, H01L 29/91 D
