特許

J-GLOBAL ID：200903024898603093

多重FPGAシステム用試験回路

発明者： フレデリック ハリソン フィッチャー
出願人/特許権者： ルーセント テクノロジーズ インコーポレーテッド
代理人 (1件)： 岡部 正夫 (外11名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-287569
公開番号（公開出願番号）：特開2000-121696
出願日： 1999年10月08日
公開日（公表日）： 2000年04月28日
要約：

【要約】【課題】 本発明は、フィールド・プログラマブル・ゲート・アレイ(FieldProgrammable Gate Array:FPGA)システムの試験に関し、特に、多数のFPGAを使用する製品および開発用基板上の多数のFPGAのデバイス間接続(inter-device connection)の試験に関する技術を提供する。【解決手段】 本発明は、代表的には複数のFPGAでのデバイス間FPGAリンクを試験する試験装置であって、入力パターン信号を発生する制御回路と、制御回路から入力パターン信号を受信するよう結合されたシフトレジスタとからなり、シフトレジスタは出力パターン信号を出力する出力を有しており、シフトレジスタが複数のFPGAの要素から構成されており、そして、シフトレジスタはデバイス間FPGAリンクを通じてシフトブロックを形成することを特徴とする。

請求項（抜粋）：

複数のFPGAでのデバイス間FPGAリンクを試験する試験装置であって、該試験装置が、入力パターン信号を発生する制御回路と、該制御回路から該入力パターン信号を受信するよう結合されたシフトレジスタとからなり、該シフトレジスタは出力パターン信号を出力する出力を有しており、該シフトレジスタが該複数のFPGAの要素から構成されており、そして、該シフトレジスタは該デバイス間FPGAリンクを通じてシフトブロックを形成することを特徴とする試験装置。