特許

J-GLOBAL ID：200903024914839817

基準電圧発生回路

発明者： 井上 徳夫
出願人/特許権者： シヤープ株式会社
代理人 (1件)： 山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平3-220628
公開番号（公開出願番号）：特開平5-061558
出願日： 1991年08月30日
公開日（公表日）： 1993年03月12日
要約：

【要約】 (修正有)【目的】 基準電圧発生回路において基準電圧を発生させる際に増幅するゲインを小さくし、オフセット電圧の影響を受け難くする。【構成】 第1電圧形成手段はPNPトランジスタQ1と2つの抵抗R3及びR4からなり、PNPトランジスタQ1のベース・エミッタ間の電圧VBE1と2つの抵抗R3,R4の抵抗値Ra,Rbとに基づいて第1の電圧V1を形成する。一方、第2電圧形成手段はPNPトランジスタQ2と2つの抵抗R5及びR6からなり、PNPトランジスタQ2のベース・エミッタ間の電圧VBE2と2つの抵抗R5,R6の抵抗値Ra,Rbとに基づいて第1の電圧V1とは異なった第2の電圧V2を形成する。第1の電圧V1と第2の電圧V2との差電圧ΔVは、各電圧形成手段の抵抗値に応じて大きくすることができるので、DCアンプOP1のゲインを小さくしても所望の基準電圧Vrefを確保でき、また、オフセット電圧の影響を受けにくくなる。

請求項（抜粋）：

第1のトランジスタ、第1の抵抗及び第2の抵抗からなり、該第1のトランジスタのベース・エミッタ間の電圧及び該第1、第2の抵抗の抵抗値に基づいて第1の電圧を形成する第1電圧形成手段と、第2のトランジスタ、第3の抵抗及び第4の抵抗からなり、該第2のトランジスタのベース・エミッタ間の電圧及び該第3、第4の抵抗の抵抗値に基づいて第1の電圧とは異なる第2の電圧を形成する第2電圧形成手段と、第1電圧形成手段からの第1の電圧と第2電圧形成手段からの第2の電圧とを入力し、両電圧の差電圧を増幅して基準電圧を発生する増幅手段とを備えた基準電圧発生回路。

IPC (2件)：

G05F 3/30 ,  H01L 27/04

引用特許：

審査官引用 (2件)

• 特開昭59-189421
  
• 特開昭62-037718