特許
J-GLOBAL ID:200903024918504437
DFE回路及びその初期化方法
発明者:
,
出願人/特許権者:
代理人 (1件):
服部 雅紀
公報種別:公開公報
出願番号(国際出願番号):特願2008-270018
公開番号(公開出願番号):特開2009-110643
出願日: 2008年10月20日
公開日(公表日): 2009年05月21日
要約:
【課題】不連続的にデータの伝送がなされる半導体メモリ装置におけるDFE回路の初期化が可能で、フィードバック遅延を補償できる半導体メモリ装置でのDFE回路及びその初期化方法を提供する。【解決手段】不連続的にデータの伝送がなされる半導体メモリ装置に用いられ、以前データのレベルに対応してサンプリングレファレンスレベルを変更させて伝送データをサンプリングするDFEの初期化方法において、伝送データが伝送されるデータチャンネルを予め定められた特定ターミネーションレベルにターミネーションさせる段階と、伝送データの伝送時点よりも一定時間だけ先立つ時点に伝送データのサンプリング開始時点を調節し、伝送データのサンプリング開始時点でのデータチャンネルのプリサンプリングを通じて得られた初期化データに基づき以前データの初期化を行う段階と、を備える。【選択図】図1
請求項(抜粋):
不連続的にデータの伝送がなされる半導体メモリ装置に用いられ、以前データのレベルに対応してサンプリングレファレンスレベルを変更させて伝送データをサンプリングするDFE回路の初期化方法において、
前記伝送データが伝送されるデータチャンネルを予め定められた特定ターミネーションレベルにターミネーションさせる段階と、
前記伝送データの伝送時点よりも一定時間だけ先立つ時点に前記伝送データのサンプリング開始時点を調節し、前記伝送データのサンプリング開始時点での前記データチャンネルのプリサンプリングを通じて得られた初期化データに基づき前記以前データの初期化を行う段階と、
を備えることを特徴とするDFE回路の初期化方法。
IPC (1件):
FI (1件):
Fターム (14件):
5M024AA49
, 5M024BB03
, 5M024BB18
, 5M024BB34
, 5M024BB35
, 5M024DD23
, 5M024DD32
, 5M024DD35
, 5M024DD37
, 5M024JJ03
, 5M024JJ58
, 5M024PP01
, 5M024PP02
, 5M024PP07
前のページに戻る