特許

J-GLOBAL ID：200903024919199719

半導体集積回路装置

発明者： 片山 浩典 ,  江川 英和 ,  後藤 展行
出願人/特許権者： 株式会社日立超エル・エス・アイ・システムズ ,  株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平10-178244
公開番号（公開出願番号）：特開2000-011696
出願日： 1998年06月25日
公開日（公表日）： 2000年01月14日
要約：

【要約】【課題】 任意の組合せのテストモードを容易に設定する。【解決手段】 アドレスピンA0,A1から入力されたテストモード設定用信号をデコーダ回路3によりデコードし、そのデコードされた信号に応じて1ショットパルス回路61 〜64 からテストモード信号TSA〜TSCを出力する。これらテストモード信号が出力されたフリップフロップ71 〜73 は、リセット信号TSRが入力されるまでテストモードフラグFA〜FCとして出力しながら状態保持を行う。これらテストモードフラグFA〜FCは、メモリコアの制御回路や電源回路などに入力され、テストモードフラグに応じたテストモードが設定される。そして、複数のテストモードフラグFA〜FCを立てることによって任意の組合せのテストモードを設定する。

請求項（抜粋）：

テストモードの設定を行うテストモード設定用信号をデコードし、所定のデコード信号を出力するデコード部と、前記デコード部から出力されたデコード信号に基づいて、リセット信号が入力されるまでテスト設定信号を出力するテスト設定信号出力部と、前記デコード部から出力されたデコード信号に基づいて、リセット信号を前記テスト設定信号出力部に出力するリセット信号出力部とよりなるテストモード設定手段を備えたことを特徴とする半導体集積回路装置。

IPC (5件)：

G11C 29/00 671 ,  G01R 31/3185 ,  G01R 31/28 ,  H01L 27/04 ,  H01L 21/822

FI (3件)：

G11C 29/00 671 T ,  G01R 31/28 W ,  H01L 27/04 T

Fターム (17件)：

2G032AA01 ,  2G032AB00 ,  2G032AE07 ,  2G032AG01 ,  2G032AG07 ,  2G032AH01 ,  2G032AK14 ,  2G032AK15 ,  2G032AL00 ,  5F038BE05 ,  5F038DF05 ,  5F038DT02 ,  5F038DT07 ,  5F038EZ20 ,  5L106AA01 ,  5L106DD11 ,  5L106GG05