特許

J-GLOBAL ID：200903024951151710

半導体ウェハの試験方法および半導体ウェハ

発明者： 中村 泰基 ,  佐藤 富夫 ,  浅田 善已
出願人/特許権者： 富士通株式会社
代理人 (1件)： 長谷川 文廣 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-209593
公開番号（公開出願番号）：特開平9-055411
出願日： 1995年08月17日
公開日（公表日）： 1997年02月25日
要約：

【要約】【課題】 半導体チップをウェハレベルで一括して試験する半導体装置の試験方法および半導体ウェハに関し,バーンイン試験中であってもBIST試験ができるようにすることを目的とする。【解決手段】 半導体ウェハに形成された複数の半導体チップを一括して試験する試験方法において,半導体ウェハは各半導体チップにテストモードを設定する信号およびテスト用の信号をシリアルに供給するテスト用信号線を備え,各半導体チップはテストモードを設定するテストモード設定部を備え,各半導体チップのテストモード設定部をシリアルに接続し,各テストモード設定部毎に設定するテストモード設定信号をシリアル信号に構成して各半導体チップのテストモード設定部に設定し,各半導体チップのテスト信号をシリアル信号に構成して各半導体チップに供給し,テスト結果をシリアル信号として出力する構成を持つ。

請求項（抜粋）：

半導体ウェハに形成された複数の半導体チップを一括して試験する試験方法において,半導体ウェハは各半導体チップにテストモードを設定する信号およびテスト用の信号をシリアルに供給するテスト用信号線を備え,各半導体チップはテストモードを設定するテストモード設定部を備え,各半導体チップのテストモード設定部をシリアルに接続し,各テストモード設定部毎に設定するテストモード設定信号をシリアル信号に構成して各半導体チップのテストモード設定部に設定し,各半導体チップのテスト信号をシリアル信号に構成して各半導体チップに供給し,テスト結果をシリアル信号として出力することを特徴とする半導体ウェハの試験方法。

IPC (3件)：

H01L 21/66 ,  G01R 31/26 ,  G01R 31/28

FI (7件)：

H01L 21/66 B ,  H01L 21/66 E ,  H01L 21/66 F ,  H01L 21/66 H ,  G01R 31/26 G ,  G01R 31/28 G ,  G01R 31/28 V