特許

J-GLOBAL ID：200903024965892267

半導体装置の製造方法

発明者： 長田 俊彦
出願人/特許権者： 富士通株式会社
代理人 (1件)： 岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願平4-088749
公開番号（公開出願番号）：特開平5-291412
出願日： 1992年04月09日
公開日（公表日）： 1993年11月05日
要約：

【要約】【目的】本発明は、多層配線間に形成される絶縁膜を備えた半導体装置に関し、配線間の寄生容量を減少させることを目的とする。【構成】少なくともC60F60とSiO2の複合材料からなる層間絶縁膜を含み構成する。

請求項（抜粋）：

少なくともC60F60とSiO2の複合材料からなる層間絶縁膜を形成する工程を含むことを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/90 ,  H01L 21/312