特許

J-GLOBAL ID：200903024998112305

半導体記憶装置およびその製造方法

発明者： 副島 成雅 ,  樹神 雅人 ,  船橋 博文 ,  杉山 進
出願人/特許権者： 株式会社豊田中央研究所
代理人 (1件)： 布施 行夫 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-099682
公開番号（公開出願番号）：特開平8-274277
出願日： 1995年03月31日
公開日（公表日）： 1996年10月18日
要約：

【要約】【目的】 従来技術の限界を越えてさらに高集積化を図った半導体記憶装置(DRAM)ならびにその製造方法を提供することである。【構成】 本発明は、シリコン基板の一部に、立体的なSOI(SiliconOn Insulator)構造が形成され、この立体的なSOI構造中に、前記キャパシタおよび前記絶縁ゲート型電界効果トランジスタのチャネル形成領域が一体化されて形成されており、前記絶縁ゲート型電界効果トランジスタのチャネル形成領域(130a,b)が、前記立体的なSOI構造における側壁部に形成されてなり、絶縁ゲート型電界効果トランジスタのドレイン(またはソース)領域が前記チャネル形成領域に連接して形成され、さらに、そのドレイン(またはソース)領域と重なりを有してキャパシタが構成されてなる。

請求項（抜粋）：

絶縁ゲート型電界効果トランジスタとキャパシタとでメモリセルが構成される半導体記憶装置であって、シリコン基板の一部に、立体的なSOI(Silicon On Insulator)構造が形成され、この立体的なSOI構造中に、前記キャパシタおよび前記絶縁ゲート型電界効果トランジスタのチャネル形成領域が一体化されて形成されており、前記絶縁ゲート型電界効果トランジスタのチャネル形成領域が、前記立体的なSOI構造における側壁部に形成されてなることを特徴とする半導体記憶装置。

IPC (5件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 29/786

FI (4件)：

H01L 27/10 671 C ,  H01L 27/04 C ,  H01L 27/10 625 A ,  H01L 29/78 613 B