特許
J-GLOBAL ID：200903024999819461
半導体集積回路装置
発明者：
出願人/特許権者：
代理人 (1件)：
前田 弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-109344
公開番号（公開出願番号）：特開平6-325593
出願日： 1993年05月11日
公開日（公表日）： 1994年11月25日
要約：
【要約】【目的】 不良な記憶素子を持つ記憶回路ブロックが存在しても装置全体が不良となることがなく無作為に使用することができる半導体集積回路装置を提供する。【構成】 記憶素子の配列2aの中に不良が発生した場合には、第一の回路手段4a及び4dの接続を切り換えて、入出力ポート3aには記憶素子の配列2dを接続し入出力ポート3dには記憶素子の配列2aを接続する。同様に、記憶素子の配列2bの中に不良が発生した場合には第一の回路手段4b及び4dを切り換え、記憶素子の配列2cの中に不良が発生した場合には第一の回路手段4c及び4dを切り換えて、入出力ポート4a〜4cには不良を持たない記憶素子の配列2dを接続することができる。
請求項（抜粋）：
複数個の記憶素子と該複数個の記憶素子に情報を入力する入力ポートと上記複数個の記憶素子の情報を出力する出力ポートとを有する記憶回路ブロックを複数個備えた半導体集積回路装置において、一の記憶回路ブロックは、その入力ポートが他の記憶回路ブロックの複数個の記憶素子に情報を入力し且つその出力ポートが上記他の記憶回路ブロックの複数個の記憶素子の情報を出力するように切り換える記憶素子切換回路を有していることを特徴とする半導体集積回路装置。
IPC (2件)：
G11C 29/00 301
, G11C 11/401
