特許
J-GLOBAL ID:200903025000530016

半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 山本 秀策
公報種別:公開公報
出願番号(国際出願番号):特願平8-324465
公開番号(公開出願番号):特開平10-163342
出願日: 1996年12月04日
公開日(公表日): 1998年06月19日
要約:
【要約】【課題】バルク半導体基板の適用を前提として、ダイナミックしきい値動作を実現する半導体装置を提供する【解決手段】半導体基板は、第1導電型のウェル領域11を有しており、第1導電型のウェル領域11の表面近傍に、第2導電型のソース領域12及びドレイン領域13を形成し、これらの領域12,13間にチャネル領域14を設け、チャネル領域14上にゲート絶縁膜15及びゲート電極16を順次積層し、ゲート電極16をゲート絶縁膜15のコンタクト孔(図示せず)を介してウェル領域11に接続している。このトランジスタにおいては、従来のSOI基板のものと比較して、ウェル領域11の抵抗を数十分の一程度に低下させることができる。
請求項(抜粋):
半導体基板と、該半導体基板に形成された第1導電型の深いウェル領域と、該深いウェル領域に形成された第2導電型の浅いウェル領域と、該浅いウェル領域に形成された第1導電型のソース領域及びドレイン領域と、該ソース領域及びドレイン領域の間に形成されたチャネル領域と、該チャネル領域上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極とを備え、該ゲート電極は、該ゲート電極に対応する該浅いウェル領域と電気的に接続され、該浅いウェル領域は、隣接する他の浅いウェル領域から電気的に分離されており、不純物濃度の濃い領域を不純物濃度の薄い領域によって挟み込んだ構造を有する半導体装置。
IPC (3件):
H01L 21/8238 ,  H01L 27/092 ,  H01L 29/78
FI (2件):
H01L 27/08 321 C ,  H01L 29/78 301 R

前のページに戻る