特許
J-GLOBAL ID：200903025006341185
半導体装置及びその製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-015124
公開番号（公開出願番号）：特開平5-047915
出願日： 1992年01月30日
公開日（公表日）： 1993年02月26日
要約：
【要約】【目的】この発明は、密着ウェーハを使用し、トレンチによる素子分離を行なう際に、トレンチのコーナー部近傍の素子領域から転位欠陥が発生するのを防止することを目的としている。【構成】2枚のウェーハ22-1,22-2を酸化膜24を介して貼り合わせた密着ウェーハに半導体素子を形成している。この半導体素子の素子分離領域として上記酸化膜24に達する深さのトレンチ27を形成し、このトレンチ27で素子領域を取り囲んでいる。トレンチ27内を酸化して酸化膜28を形成することにより隣接する素子領域間の電気的な分離を行なう。上記半導体素子を形成するウェーハ22-2の厚さΔWを3μm以上、最も好ましくは3μm以上15μm以下の範囲に設定することを特徴とする。これによって、トレンチ27のコーナー部27a,27b近傍の素子領域から転位欠陥が発生するのを防止できる。
請求項（抜粋）：
第1の半導体基板と、この第1の半導体基板に絶縁膜を介在して貼り合わされる第2の半導体基板と、この第2の半導体基板に半導体素子を囲むように上記絶縁膜に達する深さまで形成される素子分離用の溝と、この溝の側壁の上記第2の半導体基板表面が酸化されて形成される酸化膜と、上記溝、この溝内に形成された酸化膜及び上記絶縁膜によって電気的に分離された上記第2の半導体基板の素子領域に形成される半導体素子とを具備し、上記第2の半導体基板の表面から上記絶縁膜までの厚さが3μm以上であることを特徴とする半導体装置。
IPC (4件)：
H01L 21/76
, H01L 21/02
, H01L 21/331
, H01L 29/73
