特許
J-GLOBAL ID：200903025018902026
薄膜トランジスタアレイ
発明者：
出願人/特許権者：
代理人 (1件)：
井出 直孝
公報種別：公開公報
出願番号（国際出願番号）：特願平4-258484
公開番号（公開出願番号）：特開平6-112485
出願日： 1992年09月28日
公開日（公表日）： 1994年04月22日
要約：
【要約】【目的】 薄膜トランジスタアレイのゲート絶縁層多層化の副作用として生じる特性の劣化および不安定性を防止する。【構成】 逆スタガー型薄膜トランジスタのゲート絶縁層(2層構造)をアモルファスシリコン半導体層の下部について単層構造とし、ゲート絶縁層の実効膜厚を薄くする。【効果】 動作特性を向上させることができ、また、ゲート絶縁層が単層で界面を持たないために界面準位による電荷のトラップなどがなくなり動作安定性が向上し、配線交差部の絶縁層は2層のまま残されるので層間ショートの増大を抑えることができる。
請求項（抜粋）：
絶縁基板上にゲート電極、ゲート絶縁層、しま状に加工したアモルファスシリコン半導体層、オーミックコンタクト層、ソースおよびドレイン電極が順次積層されパターニングされた後にチャネル部分のオーミックコンタクト層がエッチング除去されてパシベーション膜が積層され、さらにパターニングされて形成された薄膜トランジスタアレイにおいて、前記ゲート電極上の前記ゲート絶縁層を前記アモルファスシリコン半導体層の下部については単層構造としそれ以外については複層構造に構成したことを特徴とする薄膜トランジスタアレイ。
IPC (2件)：
H01L 29/784
, G02F 1/136 500
