特許

J-GLOBAL ID：200903025033385160

逐次比較型A/D変換器

発明者： 寿 国梁 ,  本橋 一則 ,  陳 潁 ,  秦 暁凌 ,  戸松 隆
出願人/特許権者： 株式会社鷹山
代理人 (1件)： 高橋 英生
公報種別：公開公報
出願番号（国際出願番号）：特願平9-154309
公開番号（公開出願番号）：特開平10-336033
出願日： 1997年05月29日
公開日（公表日）： 1998年12月18日
要約：

【要約】【課題】 回路規模が小さく、低消費電力、高変換精度を実現できる逐次比較型A/D変換器を提供する。【解決手段】 CMOSインバータ7は、入力電圧を所定の基準電圧Vref と比較するものである。入力キャパシタ6は、アナログ入力電圧Vin’をCMOSインバータ7の入力部に供給する。制御回路9は、ディジタル値を保持する複数段の出力レジスタを有し、クロック信号CLKに応じてCMOSインバータ7の出力を入力し、比較結果に応じて出力レジスタに保持されたディジタル値がアナログ入力電圧の近似値に対応するように逐次制御する。閾値制御用キャパシタ15〜18,閾値調整用キャパシタ19は、出力レジスタの各段が出力する電圧または電源のグランド電圧を、それぞれ前記比較器7の入力部に供給する。

請求項（抜粋）：

入力電圧を所定の基準電圧と比較する比較器と、アナログ入力信号を前記比較器の入力部に供給する入力キャパシタと、ディジタル値を保持する複数段の出力レジスタを有し所定のタイミング信号に応じて前記比較器の出力を入力して前記出力レジスタに保持された前記ディジタル値が前記アナログ入力信号の電圧レベルの近似値に対応するように逐次制御する制御部と、前記出力レジスタの各段が出力する電圧をそれぞれ前記比較器の入力部に供給する複数の閾値制御用キャパシタを有することを特徴とする逐次比較型A/D変換器。

引用特許：

審査官引用 (1件)

• A/D変換回路
  公報種別：公開公報   出願番号：特願平6-148678   出願人：株式会社日立製作所, 日立デバイスエンジニアリング株式会社