特許

J-GLOBAL ID：200903025075184229

同期型半導体記憶装置

発明者： 児玉 幸徳 ,  柳沢 誠 ,  鈴木 孝章 ,  小川 淳二 ,  畠山 淳 ,  竹前 義博 ,  田口 眞男 ,  望月 裕彦
出願人/特許権者： 富士通株式会社
代理人 (1件)： 平戸 哲夫
公報種別：公開公報
出願番号（国際出願番号）：特願平6-035131
公開番号（公開出願番号）：特開平7-244985
出願日： 1994年03月07日
公開日（公表日）： 1995年09月19日
要約：

【要約】【目的】システム・クロック信号の立ち上がり又は立ち下がりのタイミングに同期させて、制御信号やアドレス信号の入力を行う同期型半導体記憶装置に関し、外部から供給される電源電圧の変化や温度の変化によるシステム・クロック信号からのアクセスタイムの変化を抑制し、データ転送先が正しいデータを入力することができるようにする。【構成】クロック入力回路23と、データ出力回路27のうち、レベルシフト回路及び出力トランジスタからなる回路部分を除く回路部分に対して、温度変化に対してトランジスタの動作速度の変化を抑制するような電圧値の定電圧VIIを電源電圧として供給する。

請求項（抜粋）：

外部から供給されるシステム・クロック信号(CLK)を取り込み、このシステム・クロック信号(CLK)を波形整形してなる内部クロック信号(INTCLK)を出力するクロック入力回路(9)と、前記内部クロック信号(INTCLK)の立ち上がり又は立ち下がりのタイミングに同期させて、データ(DQ)の外部への出力動作を行うデータ出力回路(10)とを設けて構成される同期型半導体記憶装置において、温度変化に対してトランジスタの動作速度の変化を抑制するような電圧値の定電圧(VII)を発生する定電圧発生回路(8)を設け、前記クロック入力回路(9)に対して、前記定電圧(VII)を電源電圧として供給するように構成されていることを特徴とする同期型半導体記憶装置。

IPC (4件)：

G11C 11/407 ,  G06F 1/04 ,  G11C 11/417 ,  G11C 11/413

FI (3件)：

G11C 11/34 354 C ,  G11C 11/34 305 ,  G11C 11/34 341 B

引用特許：

審査官引用 (4件)

• 特開昭62-099817
  
• 特開昭56-108258
  
• 特開昭62-099817
  
• 特開昭56-108258