特許

J-GLOBAL ID：200903025082763005

半導体装置の製造方法

発明者： 野田 泰利
出願人/特許権者： ソニー株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平11-191320
公開番号（公開出願番号）：特開2001-023922
出願日： 1999年07月06日
公開日（公表日）： 2001年01月26日
要約：

【要約】【課題】 絶縁膜と、プラグを形成する金属とのエッチング選択比を低減させて、プラグロスを小さくできる半導体装置の製造方法を提供すること。【解決手段】 基板1又は基板1の上に形成されたポリシリコン膜2の上に絶縁膜3を形成し、この絶縁膜3に厚さ方向に貫通する孔4を形成し、絶縁膜3上及び孔4の内壁面を覆うようにしてチタン及び/又はチタン化合物でなる密着層5を形成し、この密着層5の上に、孔4を埋めるようにして金属膜6を形成し、この後、先ず、絶縁膜3上の金属膜6をドライエッチングにて除去し、次に、金属膜6の除去により露出した絶縁膜3上の密着層5をCl2 とKrとの混合ガス、又はCl2 とXeとの混合ガスでドライエッチングにて除去して、孔4にプラグ6a’を形成するようにしている。

請求項（抜粋）：

基板又は基板の上に形成されたポリシリコン膜の上に絶縁膜を形成し、この絶縁膜に厚さ方向に貫通する孔を形成し、前記絶縁膜上及び前記孔の内壁面を覆うようにしてチタン及び/又はチタン化合物でなる密着層を形成し、この密着層の上に前記孔を埋めるようにして金属膜を形成し、この後、前記絶縁膜上の前記金属膜と前記密着層を順次ドライエッチングにて除去して、前記孔に前記金属の埋込プラグを形成するようにした半導体装置の製造方法において、前記密着層のエッチングを、Cl2 とKrとの混合ガス、又はCl2 とXeとの混合ガスで行うようにしたことを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/28 ,  H01L 21/28 301 ,  H01L 21/3065 ,  H01L 21/768

FI (4件)：

H01L 21/28 F ,  H01L 21/28 301 R ,  H01L 21/302 F ,  H01L 21/90 A

Fターム (51件)：

4M104BB14 ,  4M104CC01 ,  4M104DD16 ,  4M104DD19 ,  4M104DD37 ,  4M104DD65 ,  4M104FF17 ,  4M104FF18 ,  4M104FF22 ,  4M104HH13 ,  5F004AA11 ,  5F004BA04 ,  5F004BB13 ,  5F004CA01 ,  5F004CA02 ,  5F004CA03 ,  5F004CB15 ,  5F004DA00 ,  5F004DA04 ,  5F004DA18 ,  5F004DA23 ,  5F004DA30 ,  5F004DB08 ,  5F004DB10 ,  5F004DB12 ,  5F004EA28 ,  5F004EB01 ,  5F004EB02 ,  5F004EB03 ,  5F033HH08 ,  5F033JJ08 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ20 ,  5F033JJ33 ,  5F033KK01 ,  5F033KK04 ,  5F033NN06 ,  5F033PP06 ,  5F033PP15 ,  5F033QQ08 ,  5F033QQ10 ,  5F033QQ13 ,  5F033QQ15 ,  5F033QQ31 ,  5F033QQ37 ,  5F033RR04 ,  5F033RR14 ,  5F033RR15 ,  5F033SS11 ,  5F033XX02