特許

J-GLOBAL ID：200903025084351790

I/Oキャッシュメモリ

発明者： 木下 仁
出願人/特許権者： 日本電気エンジニアリング株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-038019
公開番号（公開出願番号）：特開平8-235067
出願日： 1995年02月27日
公開日（公表日）： 1996年09月13日
要約：

【要約】【目的】 少ないハードウェア量でDMA転送時のリード要求及びライト要求夫々共通に緩衝バッファを用い、ブロック転送要求及び部分ライト要求に対応可能とする。【構成】 アドレスタグ検出制御部3はI/Oバス110上のアドレスとそれに対応するアドレスタグ部1aのアドレスとを比較する。バリッド検出制御部4はデータバリッド部1bとライトフラグ1cとリードフラグ1dとに格納されたフラグ情報を検出する。データ制御部5は各検出制御部の検出結果を基にデータRAM2に対する書込み及び読出しと、主記憶装置に対するDMAライト及びDMAリードと、主記憶装置に対するコピーバックとを夫々制御する。リード/ライトタグ制御部6はタグ部1に対するフラグ情報の書込み制御を行う。DMA終了検出制御部7はI/OデバイスからのDMA終了信号を検出する。

請求項（抜粋）：

主記憶装置と複数の入出力デバイスとの間のダイレクトメモリアクセスによるデータ転送に用いられるI/Oキャッシュメモリであって、前記データ転送のデータを一時保持する保持手段と、前記ダイレクトメモリアクセスが前記主記憶装置への書込みであることを示すライトフラグと、前記ダイレクトメモリアクセスが前記主記憶装置からの読出しであることを示すリードフラグと、前記保持手段のデータが有効であることを示すバリッドフラグと、前記ダイレクトメモリアクセスの対象のデータが前記保持手段に保持されているか否かを検出する検出手段と、前記検出手段の検出結果と前記ライトフラグの内容と前記リードフラグの内容と前記バリッドフラグの内容とに応じて前記保持手段に対するデータの書込み及び読出しを制御する制御手段とを有することを特徴とするI/Oキャッシュメモリ。

IPC (2件)：

G06F 12/08 320 ,  G06F 12/08

FI (2件)：

G06F 12/08 320 ,  G06F 12/08 B