特許

J-GLOBAL ID：200903025096455966

積層メモリモジュール

発明者： 志賀 稔
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 溝井 章司 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-311623
公開番号（公開出願番号）：特開2003-122624
出願日： 2001年10月09日
公開日（公表日）： 2003年04月25日
要約：

【要約】【課題】 メモリ量が拡張してもコントローラから見た負荷量を増加させず、従って、高速動作するメモリシステムを得る。【解決手段】 メモリコントローラからアクセス制御されるメモリ・モジュール2であって、複数のメモリチップ21,22,23,24から構成され、メモリコントローラ1は、複数メモリチップの1つの特定チップ21にのみアクセスし、特定チップは、隣接する他のメモリチップと信号線で接続され、他のメモリチップは、隣接メモリチップ間でのみ相互接続し、メモリコントローラとの情報授受は特定チップ経由で順次アクセスのタイミングをずらせてメモリチップ間で情報を転送し、上記特定チップは、これらの順次タイミングがずれた情報をメモリコントローラとやり取りするようにした。

請求項（抜粋）：

メモリコントローラからアクセス制御されるメモリ・モジュールであって、複数のメモリチップから構成され、上記メモリコントローラは、該複数メモリチップの1つの特定チップにのみアクセスし、該特定チップは、隣接する他のメモリチップと信号線で接続され、該他のメモリチップは、順次隣接メモリチップ間でのみ相互接続し、上記メモリコントローラとの情報授受は該特定チップ経由で順次アクセスのタイミングをずらせて上記メモリチップ間で情報を転送し、上記特定チップは、これらの順次タイミングがずれた情報を上記メモリコントローラとやり取りするようにしたことを特徴とする積層メモリモジュール。

IPC (4件)：

G06F 12/00 564 ,  G06F 12/00 550 ,  G11C 11/401 ,  G11C 11/407

FI (5件)：

G06F 12/00 564 D ,  G06F 12/00 550 K ,  G11C 11/34 371 K ,  G11C 11/34 362 S ,  G11C 11/34 371 Z

Fターム (19件)：

5B060CC01 ,  5B060MM01 ,  5M024AA49 ,  5M024AA50 ,  5M024BB17 ,  5M024BB30 ,  5M024BB33 ,  5M024BB34 ,  5M024DD19 ,  5M024DD39 ,  5M024DD59 ,  5M024DD83 ,  5M024JJ02 ,  5M024JJ32 ,  5M024LL01 ,  5M024LL11 ,  5M024PP01 ,  5M024PP05 ,  5M024PP07