特許

J-GLOBAL ID：200903025131545302

半導体記憶装置とその製造方法

発明者： 首藤 晋 ,  尾崎 徹
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-275331
公開番号（公開出願番号）：特開2001-102541
出願日： 1999年09月28日
公開日（公表日）： 2001年04月13日
要約：

【要約】【課題】微細化に適した構成を有する半導体記憶装置並びにその製造方法の提供を目的とする。【解決手段】高誘電体キャパシタの下部電極13、上部電極15a,15bに接続されるコンタクトの位置を下方にある半導体基板のソースドレイン領域10A1の真上に配置し、このコンタクトの少なくとも側面に接触した状態で、ソースドレイン領域10A1に至るまでコンタクトを延長して構成される。

請求項（抜粋）：

半導体基板上に形成された複数のトランジスタと、夫々のトランジスタの上層に形成された複数の強誘電体キャパシタと、前記トランジスタと強誘電体キャパシタとを夫々並列接続して強誘電体メモリセルを構成する接続手段とを具備し、前記接続手段は、前記強誘電体キャパシタの下部電極に接続される第1のコンタクト部と前記半導体基板に接続される第2のコンタクト部とが互いに接続された状態で形成される単一のコンタクトホールを有することを特徴とする半導体記憶装置。

IPC (3件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/10 451

FI (2件)：

H01L 27/10 451 ,  H01L 27/10 651

Fターム (18件)：

5F083AD21 ,  5F083FR01 ,  5F083FR02 ,  5F083GA09 ,  5F083JA15 ,  5F083JA36 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA43 ,  5F083KA05 ,  5F083KA15 ,  5F083KA19 ,  5F083MA05 ,  5F083MA16 ,  5F083MA18 ,  5F083MA19 ,  5F083PR33