半導体装置およびその製造方法

発明者： , , ,
出願人/特許権者：
代理人 (1件)：筒井大和
公報種別：公開公報
出願番号（国際出願番号）：特願2000-283168
公開番号（公開出願番号）：特開2002-094054
出願日： 2000年09月19日
公開日（公表日）： 2002年03月29日
要約：

【要約】【課題】出力電力特性および高周波特性が良好な増幅素子用パワーMOSFETを提供する。【解決手段】このパワーMOSFETは、n型半導体領域(ドレイン・オフセット層)8の上部にソースと同電位のシールド導電膜10を設け、このシールド導電膜10と他の電極配線とを、ドレイン電極15、シールド導電膜10、ゲート電極3、ソース電極13、ゲート短絡用配線14の順序で配置する。また、このパワーMOSFETは、上記シールド導電膜10をゲート電極3よりも薄い膜厚で形成する。

請求項（抜粋）：

第1導電型の半導体基板の主面に絶縁ゲート型電界効果トランジスタが形成された半導体装置であって、前記絶縁ゲート型電界効果トランジスタは、ゲート絶縁膜の上部に形成された第1導電膜からなるゲート電極と、前記半導体基板に形成された第2導電型の半導体領域からなるソースと、前記半導体基板に形成され、前記ゲート電極と離間して配置された第2導電型の半導体領域からなるドレインと、前記ゲート電極と前記ドレインとの間の領域の前記半導体基板に形成された第2導電型の半導体領域からなるドレイン・オフセット層と、前記ドレイン・オフセット層の上部に形成され、前記ソースと電気的に接続された第2導電膜からなるシールド導電膜とからなり、前記シールド導電膜を構成する前記第2導電膜の膜厚は、前記ゲート電極を構成する前記第1導電膜の膜厚よりも薄いことを特徴とする半導体装置。

IPC (6件)：

H01L 29/78 , H01L 29/78 652 , H01L 21/8234 , H01L 27/088 , H01L 29/41 , H01L 21/336

FI (9件)：

H01L 29/78 652 A , H01L 29/78 652 N , H01L 29/78 301 W , H01L 27/08 102 A , H01L 27/08 102 B , H01L 29/44 B , H01L 29/44 E , H01L 29/78 301 D , H01L 29/78 658 F

Fターム (49件)：

4M104AA01 , 4M104BB01 , 4M104BB02 , 4M104DD08 , 4M104DD16 , 4M104DD26 , 4M104DD37 , 4M104DD43 , 4M104DD65 , 4M104FF01 , 4M104FF13 , 4M104FF14 , 4M104FF31 , 4M104GG09 , 4M104HH16 , 5F040DA12 , 5F040DA17 , 5F040DB01 , 5F040DC01 , 5F040EB01 , 5F040EC01 , 5F040EC07 , 5F040EC13 , 5F040EF18 , 5F040EH02 , 5F040EH05 , 5F040EJ03 , 5F040EJ07 , 5F040EK01 , 5F040EM07 , 5F048AA00 , 5F048AA05 , 5F048AA07 , 5F048AB06 , 5F048AB07 , 5F048AB10 , 5F048AC06 , 5F048BA02 , 5F048BA06 , 5F048BB06 , 5F048BB08 , 5F048BB12 , 5F048BC03 , 5F048BC06 , 5F048BC12 , 5F048BD04 , 5F048BF02 , 5F048BF16 , 5F048BG12

引用特許：

審査官引用 (5件)

半導体装置の製造方法,及び半導体装置
公報種別：公開公報出願番号：特願平6-109619 出願人：三菱電機株式会社
半導体装置
公報種別：公開公報出願番号：特願平9-035934 出願人：株式会社日立製作所
絶縁ゲート半導体装置
公報種別：公開公報出願番号：特願平6-326010 出願人：株式会社日立製作所

全件表示

前のページに戻る