特許
J-GLOBAL ID：200903025155389689
マルチチップモジュール及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
古溝 聡 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-324882
公開番号（公開出願番号）：特開2000-150772
出願日： 1998年11月16日
公開日（公表日）： 2000年05月30日
要約：
【要約】【課題】 マルチチップモジュールの配線を高密度化する。【解決手段】 一面に複数の凹部3が形成された基板1の該凹部3に、一面に電極端子2Tを備えるLSIチップ2が、基板1の一面と電極端子2Tの形成面が平坦となるように配置される。基板1の一面とLSIチップ2の電極端子2T形成面との上に、上面が平坦となるような層厚で、電極端子2Tに至る第1のヴィアが形成された第1の絶縁層51が形成される。第1の絶縁層51上に第1のヴィアの一部を介して短距離の電極端子2T同士に接続された第1の配線56aが形成され、第1の配線a上に第1のヴィアの他の一部に至る第2のヴィアが形成された第2の絶縁層57が形成される。第2の絶縁層52上に、第1のビアの他の一部と第2のヴィアを介して、長距離の電極端子2T間同士を接続された第2の配線57aが、第1の配線56aより太く形成される。
請求項（抜粋）：
集積回路チップを収容するための窪み部が一面に形成された基板と、複数の電極端子を備え、前記基板の一面と電極端子の形成面が実質的に平坦となるように前記窪み部に配置された複数の集積回路チップと、前記基板の一面と前記集積回路チップの電極端子の形成面との上に形成され、前記複数の電極端子に至る第1のヴィアが形成された第1の絶縁層と、前記第1の絶縁層上に形成され、第1のヴィアの一部を介して前記複数の電極端子の一部に接続され、前記集積回路チップの一部の電極端子間を接続する複数の第1の配線と、前記第1の配線層上に形成され、第2のヴィアが形成された第2の絶縁層と、前記第2の絶縁層上に形成され、第1のヴィアの他の一部と第2のヴィアを介して前記電極端子の他の一部に接続される第2の配線と、を備えることを特徴とするマルチチップモジュール。
引用特許：
前のページに戻る
