特許
J-GLOBAL ID:200903025180841090

演算回路

発明者:
出願人/特許権者:
代理人 (1件): 柏木 明
公報種別:公開公報
出願番号(国際出願番号):特願平3-335411
公開番号(公開出願番号):特開平5-167456
出願日: 1991年12月19日
公開日(公表日): 1993年07月02日
要約:
【要約】【目的】 ROMを要せず、小規模なハードウエア構成にして、正負対称の丸め処理を可能とすること。【構成】 2の補数形式のNビットの2進データの符号ビットに応じてL<Nなる関係のLビットの「100...0」と「011...1」とのビットパターンデータを切換え出力する出力手段13と、Nビットの2進データの下位Lビット分にこの出力手段13から出力されるLビットのビットパターンデータを加算する加算手段12とよりなる丸め回路11を設けた。
請求項(抜粋):
2の補数形式のNビット(ただし、Nは自然数)の2進データの符号ビットに応じてLビット(ただし、LはL<Nなる関係に設定された自然数)の「100...0」と「011...1」とのビットパターンデータを切換え出力する出力手段と、前記Nビットの2進データの下位Lビット分にこの出力手段から出力されるLビットのビットパターンデータを加算する加算手段とよりなる丸め回路を設け、入力されたNビットの2進データを(N-L)ビットのデータに丸めるようにしたことを特徴とする演算回路。

前のページに戻る