半導体素子の製造方法

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：石戸久子 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-350406
公開番号（公開出願番号）：特開2001-168036
出願日： 1999年12月09日
公開日（公表日）： 2001年06月22日
要約：

【要約】【課題】オン抵抗と耐圧とのトレードオフの関係を大幅に改善させ、高耐圧であり、且つオン抵抗を低減させて電流容量を増大させた半導体素子を、簡易に量産性良く製造し得る半導体素子の製造方法を提供する。【解決手段】 n+ドレイン層31となる低抵抗のn型サブストレート上に、エピタキシャル法によりn-高抵抗層32を形成すると同時に、選択的にボロンおよびリンを注入する。リンを注入した領域はnドリフト領域32aとなり、ボロンを注入した領域はp仕切り領域32bとなる。そして、エピタキシャル成長時間がt1からt2に経過していくと、nドリフト領域32a、p仕切り領域32bを所望の膜厚まで成長させることができる。これにより、オン状態では電流を流し、オフ状態では空乏化するドリフト層を並列pn接合層によって容易に形成することができる。イオン注入はビーム銃によって行う。

請求項（抜粋）：

第一、第二の主面間に、低抵抗層とオン状態では電流が流れ、第一導電型領域と第二導電型領域とを交互に配置した並列pn接合層とを備える半導体素子の製造方法において、前記低抵抗層より抵抗の大きい高抵抗層のエピタキシャル成長中に所定の不純物をイオンビーム照射により選択的に注入することにより、前記並列pn接合層を形成することを特徴とする半導体素子の製造方法。

IPC (7件)：

H01L 21/205 , H01L 21/265 , H01L 21/331 , H01L 29/73 , H01L 29/78 , H01L 21/336 , H01L 21/329

FI (7件)：

H01L 21/205 , H01L 21/265 603 Z , H01L 29/72 , H01L 29/78 652 H , H01L 29/78 652 C , H01L 29/78 658 E , H01L 29/91 B

Fターム (16件)：

5F003AP06 , 5F003BJ12 , 5F003BJ15 , 5F003BJ96 , 5F003BP31 , 5F045AB02 , 5F045AD14 , 5F045AD15 , 5F045AD16 , 5F045AE15 , 5F045AE17 , 5F045BB08 , 5F045BB16 , 5F045CA01 , 5F045CA06 , 5F045HA15

引用特許：

審査官引用 (5件)

特開昭59-034631
半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平9-004918 出願人：富士電機株式会社
特開平2-170415

全件表示

前のページに戻る