特許

J-GLOBAL ID：200903025192968877

データプリフェッチ制御回路

発明者： 右田 学
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 前田 弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-142790
公開番号（公開出願番号）：特開平8-016468
出願日： 1994年06月24日
公開日（公表日）： 1996年01月19日
要約：

【要約】【目的】 データプリフェッチ制御回路において、1回のプリフェッチ要求で多数のラインデータのプリフェッチを可能とすると共に、多変数データ列のプリフェッチ動作を可能とする。【構成】 プロセッサユニット11から出力されるプリフェッチアドレスはマルチプレクサ17を経てプリフェッチアドレスキュー14に格納される。ラインフィル動作の終了後、上記格納されたプリフェッチアドレスキューは、加算器15でラインサイズレジスタ13に記憶されたラインサイズ値と加算されて、更新されたプリフェッチアドレスが得られる。この更新値はマルチプレクサ17を経て再度プリフェッチアドレスキュー14に格納された後、キャッシュユニット12に出力されて、データのプリフェッチ動作が自動で行われる。以上の動作が繰返し行われる。

請求項（抜粋）：

プロセッサユニットが使用するデータをキャッシュユニットにプリフェッチするデータプリフェッチ制御回路であって、プリフェッチアドレスを格納するプリフェッチアドレスキューと、上記キャッシュユニットのラインサイズ値を格納するラインサイズ値格納手段と、上記プリフェッチアドレスキューに格納されたプリフェッチアドレス及び上記ラインサイズ値格納手段に格納されたラインサイズ値に基いて、プリフェッチアドレスを更新する演算手段と、上記プロセッサユニットから出力されるプリフェッチアドレス及び上記演算手段により更新されたプリフェッチアドレスのうち何れか一方を選択する第1及び第2の選択手段とを備え、上記第1の選択手段は、選択した値を上記プリフェッチアドレスキューに出力し、上記第2の選択手段は、選択した値を上記キャッシュユニットに出力し、更に、上記プロセッサユニットからプリフェッチアドレスが出力されるときこのプリフェッチアドレスを選択し、その後は、更新されたプリフェッチアドレスを選択するように、上記第1及び第2の各選択手段を制御する制御手段とを備えたことを特徴とするデータプリフェッチ制御回路。