特許

J-GLOBAL ID：200903025221502645

半導体素子のキャパシター及びその製造方法

発明者： 李 昌宰 ,  全 裕燦
出願人/特許権者： エル・ジー・セミコン・カンパニー・リミテッド
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-001741
公開番号（公開出願番号）：特開平9-129849
出願日： 1996年01月09日
公開日（公表日）： 1997年05月16日
要約：

【要約】【課題】本発明の目的は、プラグの表面酸化により性能の低下及び割れ現象を防止し得る半導体素子のキャパシター及びその製造方法を提供しようとする。【解決手段】半導体基板上絶縁膜の接続ホール内にプラグ及び障壁層のTiNプラグを順次形成し、該障壁層のTiNプラグ上にキャパシター電極を被覆する半導体素子のキャパシター及びその製造方法が提供されている。

請求項（抜粋）：

半導体素子のキャパシターであって、半導体基板上に形成され接続ホールを有した絶縁膜と、該絶縁膜の接続ホール内に該絶縁膜の厚さよりも低い厚さを有して形成されたプラグと、該接続ホール内のプラグ上面に形成された障壁層のTinプラグと、それらTinプラグ及び絶縁膜上に形成されたキャパシター第1電極と、該キャパシター第1電極上に形成された誘電層と、該誘電層上に形成されたキャパシター第2電極と、を備えた半導体素子のキャパシター。

IPC (6件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 21/28 301 ,  H01L 21/768 ,  H01L 27/04 ,  H01L 21/822

FI (5件)：

H01L 27/10 621 C ,  H01L 21/28 301 C ,  H01L 21/90 C ,  H01L 27/04 C ,  H01L 27/10 651

引用特許：

審査官引用 (1件)

• 高密度、高誘電率メモリ装置内の内部電極形成方法並びに装置
  公報種別：公開公報   出願番号：特願平8-143170   出願人：テキサスインスツルメンツインコーポレイテツド