特許
J-GLOBAL ID：200903025261721994
半導体素子の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
山口 巖
公報種別：公開公報
出願番号（国際出願番号）：特願平5-179491
公開番号（公開出願番号）：特開平7-038121
出願日： 1993年07月21日
公開日（公表日）： 1995年02月07日
要約：
【要約】【目的】金電極と金属膜との合金化を防止して信頼性の良い電極部を形成する。【構成】シリコン基板1上の電極面上に金を蒸着して金電極16を形成し、この金電極16の上面にレジスト膜17を介してアルミ18を蒸着してプラズマエッチング加工を行うことにより、金とアルミ18の合金化を防止する。
請求項（抜粋）：
半導体基板上の電極面上に金を蒸着して金電極を形成し、この金電極の上面に耐プラズマエッチングガス用の金属膜を被着した上で前記半導体基板をプラズマエッチング加工するようにした半導体素子の製造方法において、前記金属膜と金電極との間に前記金属膜と金電極との合金化を防止する合金防止層を形成してプラズマエッチング加工を行うようにしたことを特徴とする半導体素子の製造方法。
IPC (2件)：
前のページに戻る
