特許
J-GLOBAL ID：200903025267346249
マルチチップICの製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
中野 雅房
公報種別：公開公報
出願番号（国際出願番号）：特願平5-177240
公開番号（公開出願番号）：特開平7-086502
出願日： 1993年06月23日
公開日（公表日）： 1995年03月31日
要約：
【要約】【目的】 小型で安価なマルチチップICを歩留りよく製造する。【構成】 素子位置決め基板10の上面には、半導体素子2,3,4を納めた時にそれらの表面と素子位置決め基板10の表面とが同一平面となるような深さの凹部11を形成しておく。まず、素子位置決め基板10の凹部11内に各半導体素子2,3,4を納め、その上に絶縁体層6を成膜し、絶縁体層6の上にパターン配線8を形成して各半導体素子2,3,4同志を電気的に接続し、その上を保護膜7で覆う。配線部分が出来上がると、素子位置決め基板10を各半導体素子2,3,4から取り外し、素子位置決め基板10で覆われていた部分にエポキシ樹脂等の樹脂材料でハウジング5を成形し、マルチチップIC1を完成する。
請求項（抜粋）：
信号処理回路機能やセンシング機能を有する複数の半導体素子を集積化し電気的に接続したマルチチップICの製造方法であって、素子位置決め基板に形成された複数の凹部内に前記複数の半導体素子をそれぞれ納めて各半導体素子及び素子位置決め基板の表面を均一に揃え、この各半導体素子及び素子位置決め基板の表面に絶縁膜を形成すると共に各半導体素子を電気的に接続し、この後、前記素子位置決め基板を各半導体素子から取り外し、各半導体素子に集積用部材を成形して各半導体素子を集積化することを特徴とするマルチチップICの製造方法。
IPC (2件)：
前のページに戻る
