特許

J-GLOBAL ID：200903025280175542

半導体装置及びその製造方法

発明者： 野瀬 藤明 ,  清水 朋 ,  菊地 広 ,  小池 潤一 ,  村田 政隆
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願2001-259864
公開番号（公開出願番号）：特開2003-068806
出願日： 2001年08月29日
公開日（公表日）： 2003年03月07日
要約：

【要約】 (修正有)【課題】 フェースダウン実装を採用する半導体装置において、半導体チップの電極パッドと配線基板の電極パッドとの導通状態を検査することが可能な技術を提供する。【解決手段】 一主面に配置された複数の第1電極パッドと、一主面に配置された第1検査用電極パッド11a〜11hとを有する半導体チップ1と、一主面に複数の第1電極パッドと対応して配置された複数の第2電極パッド20と、一主面に第1検査用電極パッドと対応して配置された第2検査用電極パッド21a〜21hとを有する配線基板2と、複数の第1電極パッド及び第1検査用電極パッドと複数の第2電極パッド及び第2検査用電極パッドとの間に介在され、かつ夫々を電気的に接続する接続手段13a〜13d、25a〜25fとを有することを特徴とする半導体装置である。

請求項（抜粋）：

一主面に配置された複数の第1電極パッドと、前記一主面に配置された第1検査用電極パッドとを有する半導体チップと、一主面に前記複数の第1電極パッドと対応して配置された複数の第2電極パッドと、前記一主面に前記第1検査用電極パッドと対応して配置された第2検査用電極パッドとを有する配線基板と、前記複数の第1電極パッド及び前記第1検査用電極パッドと前記複数の第2電極パッド及び前記第2検査用電極パッドとの間に介在され、かつ夫々を電気的に接続する接続手段とを有することを特徴とする半導体装置。

IPC (3件)：

H01L 21/60 321 ,  H05K 1/11 ,  H05K 3/34 501

FI (3件)：

H01L 21/60 321 Y ,  H05K 1/11 Z ,  H05K 3/34 501 E

Fターム (18件)：

5E317AA02 ,  5E317CD29 ,  5E317CD34 ,  5E317GG16 ,  5E319AA03 ,  5E319AA07 ,  5E319AB06 ,  5E319AC01 ,  5E319BB16 ,  5E319CC12 ,  5E319CD51 ,  5E319CD55 ,  5E319GG15 ,  5F044KK07 ,  5F044KK09 ,  5F044KK12 ,  5F044LL11 ,  5F044LL15