特許

J-GLOBAL ID：200903025294570150

テスト容易化方式

発明者： 伊藤 芳孝 ,  三浦 克吉 ,  鳥山 朋二
出願人/特許権者： エヌ・ティ・ティ・エレクトロニクステクノロジー株式会社
代理人 (1件)： 玉蟲 久五郎
公報種別：公開公報
出願番号（国際出願番号）：特願平3-342263
公開番号（公開出願番号）：特開平6-118140
出願日： 1991年11月29日
公開日（公表日）： 1994年04月28日
要約：

【要約】【目的】 本発明の目的は、設計検証、製造検証の品質を維持しつつ設計検証、製造検証用の回路量、テストパタン量及び、それらの作成工数を削減することを特徴とするテスト容易化方式を提供することである。【構成】 本発明は半導体集積回路を特定の機能を有するハードウェアのブロックに分割して構成し、その全ブロックに対して該ブロックを単独にバイパスする機能を付加し、試験対象ブロック以外のブロックをバイパスすることにより、各ブロックの単独機能試験を容易にするテスト容易化方式としての構成を有するものである。

請求項（抜粋）：

半導体集積回路を特定の機能を有するハードウェアのブロックに分割して構成し、その全ブロックに対して該ブロックを単独にバイパスする機能を付加し、試験対象ブロック以外のブロックをバイパスすることにより、各ブロックの単独機能試験を容易にするテスト容易化方式。

IPC (4件)：

G01R 31/28 ,  H01L 21/66 ,  H01L 21/82 ,  H01L 27/04

FI (2件)：

G01R 31/28 V ,  H01L 21/82 T