特許
J-GLOBAL ID：200903025322049763
A/D変換器とこれを用いたセンサ及び3次元集積回路
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-236059
公開番号（公開出願番号）：特開平5-048460
出願日： 1991年09月17日
公開日（公表日）： 1993年02月26日
要約：
【要約】【目的】 並列入力される複数個のアナログ値を高速高精度にディジタルに変換する。3次元集積回路やアレイセンサへの応用用途が有望である。【構成】 複数個のアナログ値入力端子、アナログ値蓄積部、複数個の比較器、単一のD/A変換器、ディジタルカウンタ、ディジタル値蓄積部、走査回路を備える。アナログ値入力端子毎に加えた異なるアナログ値をアナログ値蓄積部に蓄えると共に、カウンタの動作に伴い漸次増加するD/A変換器の参照出力値と共に比較器に入力し、参照出力値の方が入力した個々のアナログ値を上回る時のカウンタのデータを個別にディジタル値蓄積部に蓄えた後に、ディジタル値蓄積部のデータを走査回路により順次ディジタル値として読み出す。
請求項（抜粋）：
複数個のアナログデータ入力端子と、この複数のアナログデータ入力端子より入力される個々のアナログデータを蓄積する複数個のアナログ値蓄積部と、ディジタルカウンタと、このディジタルカウンタのディジタル出力をアナログ値に変換するD/A変換器と、このD/A変換器の出力値と前記アナログデータとを比較し、前記ディジタルカウンタがアップカウンタである時は前記D/A変換器の出力値が前記アナログデータを上回ったこともしくは、前記ディジタルカウンタがダウンカウンタである時は前記D/A変換器の出力値が前記アナログデータを下回ったことを判別する複数の比較手段と、この複数の比較手段による制御を受けて前記D/A変換器のディジタル値を記憶するディジタル値蓄積部とを備えたA/D変換器。
IPC (5件)：
H03M 1/46
, H03M 1/08
, H03M 1/12
, H04N 1/40 101
, H04N 1/40 103
