特許
J-GLOBAL ID：200903025329182620
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-084011
公開番号（公開出願番号）：特開平5-290579
出願日： 1992年04月06日
公開日（公表日）： 1993年11月05日
要約：
【要約】【目的】半導体記憶において、装置アクセスタイムを高速化することができる。【構成】出力信号電位検知回路1のインバータ101の論理しきい値電圧を2.2V以上にし、インバータ103の論理しきい値電圧を0.8V以下に設定しておく。DがHレベル、DBがLレベルの時、Pチャンネルトランジスタ201がON状態で、Nチャンネルトランジスタ202はOFF状態になってノードPは電圧上昇するが、ノードPがインバータ101の論理しきい値電圧に達するとPチャンネルトランジスタ301がOFF状態になり、Doutが電源電位にまで電圧上昇するのを防ぐ。DがLレベル、DBがHレベルになるとノードPは電圧降下して行くが、インバータ103の論理しきい値電圧に達したところでNチャンネルトランジスタ302がOFF状態になり、ノードPが接地電位にまで電圧降下するのを防ぐ。よって出力信号の電圧振幅を小さくできる。
請求項（抜粋）：
出力回路に出力信号の電圧を検知する回路手段と前記出力信号の電圧を検知する回路手段により出力回路をスイッチング制御する回路手段を有し、出力信号の電圧振幅を制限することを特徴とする半導体記憶装置。
引用特許：
前のページに戻る
