特許

J-GLOBAL ID：200903025346864387

薄膜トランジスタアレイ

発明者： 佐々木 誠 ,  吉田 守
出願人/特許権者： カシオ計算機株式会社 ,  沖電気工業株式会社
代理人 (1件)： 清水 守 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-320296
公開番号（公開出願番号）：特開平8-179366
出願日： 1994年12月22日
公開日（公表日）： 1996年07月12日
要約：

【要約】【目的】 TFTアレイの端面に配線が露出する場合には、その腐食を防止し、また、端面に配線が露出しないですむように、ショートリングを残したままのTFTアレイを提供する。【構成】 互いに交差させて配置した複数のアドレス配線22と複数のデータ配線23の各交差部に、薄膜トランジスタ24と、該薄膜トランジスタ24のソース電極とドレイン電極との何れか一方に接続された表示電極25とがマトリックス状に複数配列され、前記薄膜トランジスタ24のゲート電極に前記アドレス配線22が、ソース電極とドレイン電極の他方にデータ配線23が夫々接続された薄膜トランジスタアレイにおいて、前記アドレス配線22、データ配線23の各々の端部に形成される接続端子26と、該接続端子26の外側に形成され、薄膜トランジスタアレイの切断面に露出する金属配線間に接続される高抵抗あるいは非線形抵抗特性を持つ保護素子28とを設ける。

請求項（抜粋）：

互いに交差させて配置した複数のアドレス配線と複数のデータ配線の各交差部に、薄膜トランジスタと、該薄膜トランジスタのソース電極とドレイン電極との何れか一方に接続された表示電極とがマトリックス状に複数配列され、前記薄膜トランジスタのゲート電極に前記アドレス配線が、ソース電極とドレイン電極の他方にデータ配線が夫々接続された薄膜トランジスタアレイにおいて、(a)前記アドレス配線、データ配線の各々の端部に形成される接続端子と、(b)該接続端子の外側に形成され、薄膜トランジスタアレイの切断面に露出する金属配線間に接続される高抵抗あるいは非線形抵抗特性を持つ保護素子とを具備することを特徴とする薄膜トランジスタアレイ。

IPC (2件)：

G02F 1/136 500 ,  G09F 9/30 338

引用特許：

審査官引用 (3件)

• 薄膜トランジスタパネル
  公報種別：公開公報   出願番号：特願平5-095067   出願人：カシオ計算機株式会社
• 特開昭62-198826
  
• 特開昭62-198826