特許

J-GLOBAL ID：200903025365162962

キャパシタアレイ回路及び電圧制御発振器

発明者： 丹 沢 徹 ,  香 西 昌 平
出願人/特許権者： 株式会社東芝
代理人 (5件)： 吉武 賢次 ,  橘谷 英俊 ,  佐藤 泰和 ,  吉元 弘 ,  川崎 康
公報種別：公開公報
出願番号（国際出願番号）：特願2005-027671
公開番号（公開出願番号）：特開2006-216763
出願日： 2005年02月03日
公開日（公表日）： 2006年08月17日
要約：

【課題】 ほぼ均一な周波数ステップを実現し、可変周波数範囲を拡大することが可能なキャパシタアレイ回路及びそれを用いた電圧制御発振器を提供する。【解決手段】 端子VCOout1、VCOout2の間に、キャパシタC0、スイッチ用トランジスタQN0が直列に接続され、これと並列に、キャパシタC1、スイッチ用トランジスタQN1が直列に接続され、...、これらと並列に、キャパシタCn、スイッチ用トランジスタQNnが直列に接続されており、スイッチ用トランジスタはそれぞれゲートにトリミング信号Tが入力されて導通が制御され、第j(jは2以上でn以下の整数)のキャパシタの容量は、第j-1のキャパシタの容量の2倍の値より小さいことを特徴とする。【選択図】 図8

請求項（抜粋）：

第1の端子と第2の端子との間に、第1のキャパシタと第1のスイッチ用トランジスタとが直列に接続された第1のユニットと、 前記第1の端子と前記第2の端子との間に、前記第1のユニットと並列に、第2のキャパシタと第2のスイッチ用トランジスタとが直列に接続された第2のユニットとを備え、 前記第1、第2のスイッチ用トランジスタは、それぞれゲートに第1、第2のトリミング信号が入力されて導通が制御され、 前記第2のキャパシタの容量は、前記第1のキャパシタの容量の2倍の値より小さいことを特徴とするキャパシタアレイ回路。

IPC (4件)：

H01L 27/04 ,  H01L 21/822 ,  H03B 5/08 ,  H03B 5/12

FI (5件)：

H01L27/04 V ,  H03B5/08 A ,  H03B5/12 B ,  H03B5/12 E ,  H01L27/04 C

Fターム (26件)：

5F038AC03 ,  5F038AC05 ,  5F038AV13 ,  5F038AV17 ,  5F038CA02 ,  5F038DF01 ,  5F038DF11 ,  5F038DF17 ,  5F038EZ20 ,  5J081AA03 ,  5J081BB01 ,  5J081BB10 ,  5J081CC07 ,  5J081CC08 ,  5J081CC22 ,  5J081DD01 ,  5J081EE02 ,  5J081EE03 ,  5J081EE18 ,  5J081FF18 ,  5J081KK02 ,  5J081KK07 ,  5J081KK08 ,  5J081KK23 ,  5J081LL08 ,  5J081MM01